【正文】 ry Core) 總線是為多核處理器或眾核處理器的內(nèi)部通信設(shè)計的一種高效解決方案。 CMC( Core Memory Core)總線是為多核處理器或眾核處理器的內(nèi)部通信設(shè)計的一種高效解決方案。 沈陽理工大學(xué)學(xué)士學(xué)位論文 I 多核研究平臺 CMC 總線的設(shè)計與實現(xiàn) 摘 要 隨著人類社會的不斷進步 ,以及計算機硬件飛速發(fā)展 ,多核處理器的出現(xiàn)是大勢所趨 !在信息產(chǎn)業(yè)的發(fā)展過程中 ,單核處理器暴露出許許多多的局限 ,多核處理器已經(jīng)給人們帶來了巨大的變化 ,帶來更多的生產(chǎn)力優(yōu)勢和卓越的性能表現(xiàn)。目前多核處理器以其性能優(yōu)勢取代了單核處理器，多核處理器的體系結(jié)構(gòu)仍有很多的關(guān)鍵技術(shù)亟待解決，包括核間通信問題。目前多核處理器以其性能優(yōu)勢取代了單核處理器，多核處理器的體系結(jié)構(gòu)仍有很多的關(guān)鍵技術(shù)亟待解決，包括核間通信問題。 國內(nèi)外研究現(xiàn) 核間通信技術(shù)中共享總線與交叉開關(guān)兩種結(jié)構(gòu)都易于設(shè)計實現(xiàn)， 軟件開銷較小。共享總線與交叉開關(guān)結(jié)構(gòu)只適合于核數(shù)較多的多核處理器，對于未來眾核處理器會形成性能瓶頸。 NoC 占用過多的 L1 Cache 空間和軟件時間，不適合于眾核處理器的底層通信。 CMC 總線設(shè) 計 目標為一根握手信號，編寫讀寫程序，設(shè)計多核系統(tǒng)的 CMC 功能模塊，在 C++上實現(xiàn)多核的 CMC 總線，驗證該總線作為一種高效的多核處理核間的通信方案的可行性。最為顯著的是多核處理器技術(shù)，它也是 CPU 設(shè)計中的一項先進技術(shù)。在芯片設(shè)計和制造工藝上，幾乎到了極限， CPU 的運算能力無法再通過增加晶體管的數(shù)量來提高了。為了以后的并行程序的設(shè)計而服務(wù)。很多大型企業(yè)已經(jīng)開始培養(yǎng)并行程序開發(fā)，超級計算機使用的人才。關(guān)于雙核心，我想不必再解釋了，大家耳熟能詳，從 ALTHON 64 X2 系列的橫空出世，到現(xiàn)在的酷睿傲視群雄，再到雙核安騰 2 的發(fā)布，雙核心已經(jīng)是目前市場的主流產(chǎn)品。而 INTEL 在發(fā)展硬件的同時，也在軟件上做出了相應(yīng)的改進。事實證明，最新的多核心、超線程編程工具，可以為開發(fā)人員提供豐富的資源以供利用，只有摒棄守舊的工作習(xí)慣，盡快改變觀念，跟上時代的進步，多核心、超線程編程并不會成為不可逾越的障礙。已經(jīng)沒有什么使用價值。目前，雙核處理器的價格已經(jīng)很便宜了，用戶理想的選擇當然是雙核，而非單核處理器。隨著虛擬技術(shù)的逐步發(fā)展，該技術(shù)已經(jīng)能夠提供對資源使用率有較好的保護，并且在一些重要的商用市場提供更好的保護，有較高的市場價值。酷睿 2 型雙核處理器其實是單芯片多核處理器（ CMP）中最容易、最簡單實現(xiàn)的一種多核處理器。就造成了處理器系統(tǒng)資源的浪費。多核處理器能獲得用戶較滿意的主頻，采用多核處理器架構(gòu)能獲得較高的性能，在每個時鐘周期內(nèi)，多核處理器可執(zhí)行更多內(nèi)核有效單元，內(nèi)核之間互相達到高效的通信機制，才使系統(tǒng)達到最大性能，達到較高的主頻。當達到同一主頻時，傳統(tǒng)的單核處理器要達到這一主頻時，其發(fā)熱量一定非常大 ，將消耗非常大的功率，并散發(fā)出巨大的熱量，如果沒有足夠大、足夠強的冷卻風(fēng)扇，處理器就無法正常穩(wěn)定保持工作。目前，雙核處理器已經(jīng)牢牢占據(jù)市場絕大多位置，將有逐步完全取代傳統(tǒng)單核處理器的趨勢。針對用戶不同需求，我們將有針對性的采用不同處理器設(shè)計方法，比一個以不變應(yīng)萬變的方法更有價值。 高主頻：芯片多處理器結(jié)構(gòu)的控制邏輯相對簡單，包含極少的全局信號，因此線延遲對其影響比較小，因此，在同等工藝條件下，單芯片多處理器的硬件實現(xiàn)要獲得比超標量微處理器和超長指令字微處理器更高的工作頻率。 多核多線程處理器的關(guān)鍵技術(shù) 多核處理器有許多重大的關(guān)鍵技術(shù)，至今都是處理器研究的熱點問題，主要是集中 沈陽理工大學(xué)學(xué)士學(xué)位論文 8 在體系架構(gòu)、軟件、邏輯控制、設(shè)計周期、功耗和安全性設(shè)計等等方面，多核多線程處理器具有當前研究熱門方面的技術(shù)。 圖 給出了共享總線結(jié)構(gòu)的多核處理器模型。 沈陽理工大學(xué)學(xué)士學(xué)位論文 9 圖 共享內(nèi)存多核處理器模型 如圖 所示，交叉開關(guān)結(jié)構(gòu)引入了交換矩陣這種新的交換方式，摒棄了共享帶寬的交換方式。 圖 交叉開關(guān)結(jié)構(gòu) 沈陽理工大學(xué)學(xué)士學(xué)位論文 10 片上網(wǎng)絡(luò) ( NoC， Network onChip) 核心思想是將計算機網(wǎng)絡(luò)技術(shù)思想移植到芯片設(shè)計中。交換算法決定兩個相鄰路由節(jié)點之間某種方式動態(tài)地分配傳輸線路和接口的資源。當核的數(shù)目增加時，多核處理器核間通信源硬件資源消耗的數(shù)量級將按平方階 O( n2) 增加 ( n 為多核處理器中核的個數(shù) ) 。共享總線與交叉開關(guān)結(jié)構(gòu)只適合于核數(shù)較多的多核處理器，對于未來眾核 處理器會形成性能瓶頸。 NoC 因為占用過多的 L1 Cache 空間和軟件時間，所以不適合于眾核處理器的 底層通信。 總線設(shè)計 傳統(tǒng) 微處理器 中， Cache 不命中或訪存事件都會對 CPU 的執(zhí)行效率產(chǎn)生負面影響，而 總線接口 單元（ BIU）的工作效率會決定此影響的程度。 處理器技術(shù)發(fā)展 多核處理器的前景是非常光明的，是未來處理器發(fā)展的主流。我們在研究單芯片多核多線程處理器的過程中，我們在利用集成多個 SOC 內(nèi)核加工到一個芯片上，來達到提升多線程的并行性，提高各個內(nèi)核間進程的通信，在硬件總線上的設(shè)計進行優(yōu)化，在核通信模塊的設(shè)計上，多運用先進的技術(shù)，通過大量能夠高速運行在多核處理器系統(tǒng)上的軟件開發(fā)，提升多核處理器核間通信技術(shù)。因此，一個單芯片多核處理器核心之間的通信模塊化設(shè)計顯得非常重要，多核處理器核間的靈活通信是單芯片多核處理器最基本的工作。 第三，最關(guān)鍵軟件技術(shù)跟不上技術(shù)發(fā)展的需要。內(nèi)核芯片在布局，總線設(shè)計，功耗等諸多方面十分具有獨到之處，在嵌入式硬件平臺重要設(shè)計方面，單芯片 XLR732 多核多線處理器具有廣泛的代表性。 C 語言既具有高級語言的特點，表達力豐富，可移植性好；又具有低級語言的一些特點，能夠很方便地實現(xiàn)匯編級的操作，目標程序效率很高。 C++從此產(chǎn)生。 C++標準演變了許多年。 C++標準可分為兩部分 ——C++語言本身和 C++標準庫。以一個算法可以定義為數(shù)據(jù)通過系統(tǒng)的概念化的路徑，它描述一些點，在這些點上，數(shù)據(jù)能夠被操作并可轉(zhuǎn)換產(chǎn)生某個結(jié)果。 從性能的角度考慮，用匯編語言編寫程序是最佳的選擇，它是計算機能理解的自然語言。使用Visual C++的向?qū)Э梢陨纱罅康膶嵱么a，而不必人工地編寫代碼。這意味著微軟的編 譯器程序員已經(jīng)把許多優(yōu)點集中到編譯器上，以致它能產(chǎn)生非常高效的機器碼。 3 支持面向?qū)ο蟮姆椒? C++是一種支持面向?qū)ο蟮某绦蛟O(shè)計語言（ Oriented Object Programming,OOP）。 用 C++語言編寫應(yīng)用程序，再到最后得到的結(jié)果，需要經(jīng)過 3 個過程，即編寫源程序、編譯和運行。一個簡單的 C++應(yīng)用程序的基本格式有以下幾點規(guī)定： （ 1） C++程序時無格式的純文本文件，可以用任何文本編輯器（例如，記事本、寫字板）來編寫 C++程序。對一個應(yīng)用程序來講，還必須有一個 main（）函數(shù)，且只能有一個 main()函數(shù)。任何函數(shù)中可以有多條語句。 （ 5） C++程序中的每條語句都要以分號 “； ”結(jié)束，包括以后程序中出現(xiàn)的類型說明等。 沈陽理工大學(xué)學(xué)士學(xué)位論文 16 2 編譯 當 C++程序編寫完成后，必須經(jīng)過 C++編譯器把 C++源程序編譯成 .obj 的目標文 件，然后使用連接工具將目標文件連接為 .exe 的應(yīng)用程序。測試運行是應(yīng)用運行前的試運行，是為了驗證整個應(yīng)用系統(tǒng)的正確性，如果發(fā)現(xiàn) 錯誤，應(yīng)進一步判斷錯誤的原因和產(chǎn)生錯誤的大致位置，以便加以糾正。 C++程序的開發(fā)環(huán)境 目前，比較流行的 C++程序集成開發(fā)環(huán)境有基于 Windows 平臺的 Microsoft Visual C++和 Borland C++ Builder 以及基于 DOS 平臺的 Turbo C++和 Borland C++。 Visual C++已經(jīng)從 Visual C++ 發(fā)展到最新的 Visual C++ 版本。 圖 Visual C++ 集成開發(fā)環(huán)境 Visual C++集成開發(fā)環(huán)境 在 Visual C++環(huán)境中，開發(fā)應(yīng)用程序的第一步是創(chuàng)建一個工程。每個工程目錄包括了一個工作區(qū)文件（ .dsw）、一個工程文件（ .dsp）、至少一個C++程序文件（ .cpp）以及 C++頭文件（ .h）。選擇 “File”菜單下的 “New”命令項后，出現(xiàn)如圖 所示的畫面?？梢赃x擇一個空的工程類型，單擊 Finish(結(jié)束 )按鈕。 圖 新建 C++源程序文件 在 Files 頁面中選擇 C++ Source File，同時輸入加入工程的 C++程序文件的名稱。 圖 編輯 C++源程序 編譯和運行 C++源程序編輯保存后，可以使用 Build 菜單下 Compile 選項對源程序進行編譯，沒有錯誤則可以使用 Build Exe 選項生成可執(zhí)行文件。該總線特點是只用了一根握手線，簡單的硬件邏輯，并為軟件提供必要的控制接口，可實現(xiàn)多核處理器核間的高效通信。核 0 的權(quán)限是主核，其余核為從核。長總線 bus0x 上所有核共用一個中間緩存，主核運行的操作系統(tǒng)通過長總線為各個 其他核分派程序和數(shù)據(jù)，并讀回運行結(jié)果。本文目標在于建立核間通信總線的硬件系統(tǒng)，軟件部分不再贅述。其余的核稱為非占線核，非占線核對總線呈現(xiàn)高阻態(tài)，并且不受總線影響。 沈陽理工大學(xué)學(xué)士學(xué)位論文 23 假設(shè)不相鄰的兩核 Core0 與 Core4 需要通信時， Core0 可以先與 Core1 交換數(shù)據(jù)， Core1 再與 Core4 交換數(shù)據(jù)，或者 Core0 直接利用長總線與 Core4 通信。 CMC 總線握手邏輯設(shè)計 圖 所示每個核內(nèi)都有三個八位的握手寄存器，握手碼寄存器 X0、握手碼移出寄存器 X握手碼移入寄存器 Y1，握手成功標志位 handshake_ flag。 圖 CMC 總線握手信號硬件圖 當 Core1 請求總線占用 CMC 總線。 3) 當 Core Core2 同時異步請求總線。必要時，占線核可以持續(xù)占用總線，把緩存當做自己的擴展存儲器使用，這樣相比于其他核間通信結(jié)構(gòu)可擴展性更好。此時 CMC 總線實現(xiàn)的長、短總線的握手邏輯必須多一根握手優(yōu)先信號線。長、短總線上只需傳送一次首地址就可以完成成塊數(shù)據(jù)的傳送。 W/珚 R 當作門控信號，允許 WR_DATA 上的數(shù)據(jù)鎖入核模塊的存儲單元中。 圖 CMC 總線緩存 M 硬件結(jié)構(gòu)圖 沈陽理工大學(xué)學(xué)士學(xué)位論文 27 表 緩存部分硬件結(jié)構(gòu)內(nèi)部信號說明 名稱 說明 名稱 說明 ram_clk 緩存 M 的系統(tǒng)時鐘 單口 ram 緩存 M 的數(shù)據(jù)存儲區(qū) en_in 數(shù)據(jù)有效信號 ram_ac 緩存 M 的地址計數(shù)器 記總線信號傳輸延時時間 TL。這樣的話就可以減少 TL 對該核的時鐘頻率的限制，并且對全局時鐘的偏移不敏感。 圖 運行 VB 握手程序 沈陽理工大學(xué)學(xué)士學(xué)位論文 31 測試運行結(jié)果分析 開始運行，當核 1 申請占用 M 時，成功占用。如表 所示 。核 2 放棄占用。 圖 創(chuàng)建程序窗口 準備握手函數(shù) 占線函數(shù) Public Function handset() = 0 HScroll1_Change handsp = f111 End Function 棄線函數(shù) Public Function handclr() = 1 沈陽理工大學(xué)學(xué)士學(xué)位論文 29 HScroll1_Change handsp = f111 End Function 握手函數(shù) Private Sub HScroll1_Change() If = 0 Then f111 = 1 Else f111 = 15 F12 = f222 And f111 If F12 = f111 Then = F12 Else f111 = 15 End Sub 如圖 所示， VB 程序界面 。即使在同一條總線上，核的位置不同 ,TL 也不同。 圖 為實現(xiàn) CMC 總線整個核部分硬件結(jié)構(gòu)，圖中的虛線框表示的是三態(tài)門，數(shù)據(jù)地址復(fù)用總線按 8 位處理，圖中各個硬件部分的作用在表 中做出說明。若核對緩存進行寫操作，置為 1，從核端的系統(tǒng)時鐘產(chǎn)生 EN 信號，該信號下降沿將驅(qū)動緩存 M的 ac 加一計