【導讀】隨著人類社會的不斷進步,以及計算機硬件飛速發(fā)展,多核處理器的出現是大勢所趨!來了巨大的變化,帶來更多的生產力優(yōu)勢和卓越的性能表現。隨著當前市場經濟發(fā)展的需。多核處理器融合了未來的發(fā)展趨勢,多核處理器必將成為下一代服務器和個人操。作平臺的主流,因此,對多核處理器相關技術的研究具有十分重要的意義。MemoryCore)總線是為多核處理器或眾核處理器的內部通信設計的一種高效解決方案。鍵技術亟待解決，包括核間通信問題。討論了目前多核處理器中使用的核間通訊技術，分析了優(yōu)缺點，在此基礎上提出了CMC總線。

　　

【正文】 沈陽理工大學學士學位論文 21 4 CMC 總線 CMC 總線的提出 上文通過對共享總線、交叉開關以及 NoC 結構的優(yōu)缺點分析，在此基礎上，提出了一種新型的多核處理器內部核間通信總線 —CMC 總線。 CMC( Core Memory Core) 總線是為多核處理器或眾核處理器的內部通信設計的一種高效解決方案。該總線特點是只用了一根握手線，簡單的硬件邏輯，并為軟件提供必要的控制接口，可實現多核處理器核間的高效通信。 基于 CMC 總線的多核處理器結構設計 CMC( core memory core)總線的結構是由掛在同一個總線上的多個核 ( core) 和緩存( memory) 組成。 基于 CMC 總線的多核處理器總體結構如圖 所示，平面布局為 33 方格上，編號為 0 ～ 8 共九個核。核與核之間，核與主存之間的通信系統采用層次化的雙向總線結構，其中包括有外總線、長總線和若干條短總線組成。核 0 的權限是主核，其余核為從核。主核通過外總線與存儲程序指令和數據的主存進行數據交換，是多核處理器唯一的對外接口。長、短總線都設置一個單口 ram 作為中間緩存， 緩存的結構都相同。兩種總線握手方式相同，握手線略有不同。長總線 bus0x 上所有核共用一個中間緩存，主核運行的操作系統通過長總線為各個 其他核分派程序和數據，并讀回運行結果。長總線工作在主從模式，從核不能主動要求總線控制權。短總線工作在多主模式，核與核之間的地位相同，任何一個核都可以主動要求總線控制權，并在總線空閑時獲得總線控制權。任務合適的時候， N 個核可以異步并發(fā)地同時進行 N 個通信，如圖 ，所示 Core0 到 Core Core1 到 Core Core2 到 Core Core5 到 Core Core8 到 Core Core7 到 Core Core6 到 Core Core3 到 Core0、 Core4 到 Core5 同時進行 9 個通信。本文目標在于建立核間通信總線的硬件系統，軟件部分不再贅述。 沈陽理工大學學士學位論文 22 圖 基于 CMC 總線的系統結構 CMC 總線上的各個核可以用 DMA 速度對緩存 M 讀寫數據，實現高效率的核間通信。核與核之間只使用一根握手信號線，來保證總線上只有一個核可以占用總線，實現了一個總線偵聽協議。 CMC 總線上的各個核通過握手信號競爭總線，獲得總線控制權的核稱為占線核，一旦該核獲得總線控制權，軟件就可以啟動一次數據傳送。其余的核稱為非占線核，非占線核對總線呈現高阻態(tài)，并且不受總線影響。 假設 Core1 與 Core2 通過短總線通信時， Core4 對 Core1 發(fā)送數據， Core4 通過握手邏輯獲得了 bus14 的控制權， Core4 把數據寫入緩存 M14，寫完畢后 Core4 釋放 bus14， Core1 的當前工作不受任何影響。當 Core1 與其他核的通信完畢時，需要 Core4 傳送來的數據， Core1 占用 bus14，從 M14 讀取 Core4 送來的數據， Core4 當前工作不受任何影響。這樣兩核不需要停下當前各自的工作就可完成核間數據讀寫。 沈陽理工大學學士學位論文 23 假設不相鄰的兩核 Core0 與 Core4 需要通信時， Core0 可以先與 Core1 交換數據， Core1 再與 Core4 交換數據，或者 Core0 直接利用長總線與 Core4 通信。 Core1 與 Core4 這樣通信效率并不高，但是整個多核處理器的任務是按區(qū)分配的，拓撲結構上距離較遠的核與核之間需要通信的概率較低，整個多核處理器的通信效率并不降低。 沒有緩存的兩核直通 DMA 傳送，兩核都要停下當前的工作，等完成本次 DMA 操作之后，才能恢復正常工作。如果 DMA 操作與某核的 L1 Cache 缺頁操作同時發(fā)生時，很難預防數據沖突，保證數據的完整性與一致性。 CMC 總線握手邏輯設計 圖 所示每個核內都有三個八位的握手寄存器，握手碼寄存器 X0、握手碼移出寄存器 X握手碼移入寄存器 Y1，握手成功標志位 handshake_ flag。操作系統給每個核的 X0 賦唯一的核握手碼，每個核的握手碼與鄰核的握手碼必須不具有移位相同性。核對握手線的驅動是 OD 門，握手線上是外加弱上拉邏輯。結果是各個核的握手信號相當于 “線與 ”。 圖 CMC 總線握手信號硬件圖 當 Core1 請求總線占用 CMC 總線。以握手時鐘的頻率將 X1 值移出至握手線，與其他核的輸出 “線與 ”，同時將握手線電平移入到 Y1。移位完成時生成一個中斷信號，把握手結果通知給核 : 1) CMC 總線空閑時， Y1 寄存器值必定等于 X0 寄存器值， Core1 握手標志位 ( 核內狀態(tài)機啟動位 )置 1，此時握手線拉低為 0，阻止其他核占用總線， Core1 獲得了總線的控制權，成為占線核。 2) 如果其他核此時已獲得了該總線的控制權，則握手線被拉低為 0， Core1 的 Y1 沈陽理工大學學士學位論文 24 寄存器就為 0，此次請求總線失敗。 3) 當 Core Core2 同時異步請求總線。各自的 X1 移出值在握手線上相與，移位完成后核 2 得到各自的 Y1 寄存器值。 Y1 等于 X0 的核成為占線核， Y1 不等于 X0 的核成為非占線核。 占線核使用完總線后，必須用軟件清除核內握手標志位，成為非占線核，釋放該 CMC 總線。必要時，占線核可以持續(xù)占用總線，把緩存當做自己的擴展存儲器使用，這樣相比于其他核間通信結構可擴展性更好。 若多核處理器為異構處理器，圖 中 Core0 為主核，其余為從核。當主核要對 8個從核中的任何一個核進行通信的時候，從核必須停下當前的工作，并接受主核的操作。長總線通信比短總線通信具有更高的優(yōu)先級。此時 CMC 總線實現的長、短總線的握手邏輯必須多一根握手優(yōu)先信號線。 CMC 總線硬件設計 圖 以兩個核之間互相通信為實例，描述了實現整個 CMC 總線所需的接口信號。表 對圖 中的各個接口信號的流向、位寬、信號的強弱作了具體的描述。 圖 CMC 總線信號圖 沈陽理工大學學士學位論文 25 表 CMC 總線硬件結構信號說明 信號名 說明 信號方向 位寬 /bit 信號強弱 WR_DATA 地址數據總線 雙向 8 弱下拉 W/R 讀寫標志位 核到中間緩存 1 弱下拉 EN 鎖存數據脈沖線 雙向 1 弱下拉 ALE 地址鎖存允許線 雙向 1 弱下拉 HANKSHAKE 握手信號 核到核 1 弱下拉 一旦某核成為占線核，占線核通過 CMC 總線的猝發(fā)式傳送模式傳送數據。長、短總線上只需傳送一次首地址就可以完成成塊數據的傳送。 ALE 上升沿到來， WR_DATA 上的塊數據的首地址鎖入緩存 M 的 ac 中。若核對緩存進行寫操作，置為 1，從核端的系統時鐘產生 EN 信號，該信號下降沿將驅動緩存 M的 ac 加一計數，同時驅動核模塊的 dc 減一計數， EN 信號上升沿觸發(fā) WR _DATA 上的數據鎖入緩存 M 的存儲單元中。若核對緩存進行讀操作， W/珚 R 置為 0，從緩存 M的系統時鐘產生 EN 信號， EN 信號上跳沿將驅動緩存 M 的 ac 加一計數，同時驅動核模塊的 dc 減一計數。 W/珚 R 當作門控信號，允許 WR_DATA 上的數據鎖入核模塊的存儲單元中。無論是讀還是寫操作，都直至 dc 為 0 結束此次傳送。 圖 為實現 CMC 總線整個核部分硬件結構，圖中的虛線框表示的是三態(tài)門，數據地址復用總線按 8 位處理，圖中各個硬件部分的作用在表 中做出說明。 沈陽理工大學學士學位論文 26 圖 CMC 總線核部分硬件結構圖 表 核部分的硬件結構內部信號說明表 名稱 說明 名稱 說明 core_clk 核內系統時鐘 ram_ac0 緩存 M地址計數器初值 en_in 數據有效信號 core_ac0 核內地址計數器初值 core_ac 核地址計數器 core_de0 核內數據計數器初值 core_dc 核數據計數器 wr_flag 讀寫標志位 單口 ram 核數據存儲區(qū) ale_out 狀態(tài)機輸出地址數據區(qū)分位 handshake_flage 狀態(tài)機啟動標志位 wr_out 狀態(tài)機輸出讀寫狀態(tài)位 圖 描述的是整個 CMC 總線中間緩存部分的硬件結構圖，圖中的虛線框表示的是三態(tài)門，圖中各個硬件部分的作用在表 中做出說明。 圖 CMC 總線緩存 M 硬件結構圖 沈陽理工大學學士學位論文 27 表 緩存部分硬件結構內部信號說明 名稱 說明 名稱 說明 ram_clk 緩存 M 的系統時鐘 單口 ram 緩存 M 的數據存儲區(qū) en_in 數據有效信號 ram_ac 緩存 M 的地址計數器 記總線信號傳輸延時時間 TL?？偩€上掛的核越多， TL 越大。即使在同一條總線上，核的位置不同 ,TL 也不同。當核從緩存中讀出數據時，如果 EN 信號是從核中發(fā)出的，EN 從核傳送到緩存的時間為 TL，數據從緩存到核的延時也為一個 TL，鎖存信號 EN與 WR_DATA 總線信號在多核處理器內部傳輸延時時間差為 2TL 數量級 ,如果 EN 信號是從緩存中發(fā)出的 ,鎖存信號 EN 與 WR _DATA 總線信號是同方向傳送的 ,它們的內部傳輸延時時間相差就為 △TL 數量級。這樣的話就可以減少 TL 對該核的時鐘頻率的限制，并且對全局時鐘的偏移不敏感。 沈陽理工大學學士學位論文 28 5 多核系統的 CMC 功能模塊 VB 實現握手功能函數 創(chuàng)建窗體 創(chuàng)建程序窗體如圖 所示，兩個窗體 Form Form2，每個窗體有兩個顯示窗口Command Command2，和一個水平滾動條，范圍從 0 到 1，一個定時器，間隔 100m秒。 圖 創(chuàng)建程序窗口 準備握手函數 占線函數 Public Function handset() = 0 HScroll1_Change handsp = f111 End Function 棄線函數 Public Function handclr() = 1 沈陽理工大學學士學位論文 29 HScroll1_Change handsp = f111 End Function 握手函數 Private Sub HScroll1_Change() If = 0 Then f111 = 1 Else f111 = 15 F12 = f222 And f111 If F12 = f111 Then = F12 Else f111 = 15 End Sub 如圖 所示， VB 程序界面 。 圖 VB 上實現握手程序 沈陽理工大學學士學位論文 30 運行握手程序 運行程序，如圖 所示 。 圖 運行 VB 握手程序 沈陽理工大學學士學位論文 31 測試運行結果分析 開始運行，當核 1 申請占用 M 時，成功占用。這時核 2 申請占用 M，無法占用 M，因為 M 此時被核 1 占用。核 2 放棄占用。核 1 放棄占用 M，此時 M 空，核 2 申請占用M，并成功，此時核 1 請求占用 M，占用不成功。如表 所示 。 表 程序運行結果 Form 1 Form 1 Form 2 Form 2 申請狀態(tài) 左顯示 右顯示 左顯示 右顯示 核 1 請求占用 1 1 1 15 核 1 占用，核 2 請求占用 1 1 1 15 核 核 2 放棄占用 15 15 15 15 核 2 申請占用 2 15 2 2 核 2 占用，核 1 請求占用 2 15 2 2 總結：當一個核申請并成功時， 另一