【正文】 _1。 END ENTITY t_24。q22=q22+39。039。 12 日計數(shù)器模塊 日計數(shù)器模塊是比較特別的，因為它的進制設(shè)定有四種不同的情況，若該月為大月（ 12）日計數(shù)器 計數(shù)至 31 時才產(chǎn)生進位信號。 USE 。 SIGNAL pan:STD_LOGIC_VECTOR(1 DOWNTO 0)。q3=0000。039。 END IF。 WHEN 11=IF q3=1001 AND q4=0010THEN q3=0001。 END CASE。 3)當輸入信號 panduan 為 10 時，日計數(shù)器的波形仿真如圖 所示： 15 圖 判斷信號 panduan 為 10 時日計數(shù)器的仿真圖 如圖 所示，當輸入的 panduan 為 10 時，日 計數(shù)器計數(shù)至 28 時，等待至 clk 信號下一個脈沖上升沿到來時，進位輸出 c 產(chǎn)生一個輸出脈沖，同時日計數(shù)器再次從 1 開始計數(shù)，故設(shè)計正確。 ENTITY t_12 IS port(clk :IN STD_LOGIC。 BEGIN PROCESS(clk) BEGIN IF clk39。 IF qq2=1 AND qq1=2 THEN qq1=0001。 q3=qq2amp。 february WHEN 00000011=pan=00。 october WHEN 00010001=pan=01。 月計數(shù)器的波形仿真如圖 至圖 所示： 1）當輸入信號 run 為 1 時，即表示該年份為閏年，月計數(shù)器的波形仿真如圖 所示： 18 圖 閏年時月計數(shù)器的仿真圖 如圖 所示，當輸入信號 run 為高電平，即表示閏年時，在 2 月份，輸出判斷信號pan 為 11；在大月，輸出判斷信號 pan 為 00；在小月，輸出判斷信號 pan 為 01；與日計數(shù)器的進制判斷要求一致，故設(shè)計正確。 y1,y2:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。139。139。139。 END IF。 21 2） 年高位計數(shù)器 年高位計數(shù)器是 100 進制計數(shù)器，因為本設(shè)計是萬年歷，所以年高位計數(shù)器不用進位輸出。 ARCHITECTURE rt_1 OF year_2 IS SIGNAL q1,q2,q3:STD_LOGIC_VECTOR(3 DOWNTO 0)。139。 END PROCESS。 ENTITY jiaoshi IS PORT(mo,fo,so,ro,yo,n1o:IN STD_LOGIC。139。yi=ro。039。si=39。n2i=39。l4=39。ri=39。 l1=39。l5=39。039。039。039。039。139。yi=ro。l3=39。 模式 5 選通年低位模塊，調(diào)年低位 WHEN110=fi=mo。l2=39。l6=39。此時再按 K2 按鍵 ，可以觀察到 K2 與分計數(shù)器的觸發(fā)輸入信號 fi 一致，即每按一下 K1 相當于給分計數(shù)器一個觸發(fā)信號，使分計數(shù)器的值加 1，從而實現(xiàn)校分的功能。 USE 。 ARCHITECTURE rt_1 OF change_1 IS SIGNAL a:STD_LOGIC_VECTOR(1 DOWNTO 0)。 END IF。q1=d1。q3=min1。 END ARCHITECTURE rt_1 。在創(chuàng)建完各模塊的元器件后，在原理圖的任意一個位置上雙擊鼠標左鍵出現(xiàn)一個元件選件窗，然后在 Project 庫中選擇上述各模塊生成的元件，在 primitives 中選擇 input和 output 管腳，按照設(shè)計思想，將各個元器件連接，形成頂原理圖，頂層原理圖如圖 所示： 27 圖 頂層原理圖 頂層原理圖的波形仿真如圖 所示： 圖 頂層原理圖的仿真波形 如圖 所示，系統(tǒng)首先進入正常計時，且顯示方式為時分秒，即 ll1 至 ll6 和 xsfs輸出低電平。其中，芯片引腳對照表如表 所示： 30 表 GW48CK 芯片引腳對照表 結(jié)構(gòu)圖上的信號名 GW48CCP ，GWAK100A EP1K100QC208 GW48SOC+/ GW48DSP EP20K200/300EQC240 GWAK30/50 EP1K30/50TQC144 GWAC3 EP1C3TC144 引腳號 引腳名稱 引腳號 引腳名稱 引腳號 引腳名稱 引腳號 引腳名稱 PIO0 7 I/O 224 I/O0 8 I/O0 1 I/O0 PIO1 8 I/O 225 I/O1 9 I/O1 2 I/O1 PIO2 9 I/O 226 I/O2 10 I/O2 3 I/O2 PIO8 17 I/O 235 I/O8 20 I/O8 11 DPCLK1 PIO9 18 I/O 236 I/O9 21 I/O9 32 VREF2B1 PIO10 24 I/O 237 I/O10 22 I/O10 33 I/O10 PIO11 25 I/O 238 I/O11 23 I/O11 34 I/O11 PIO12 26 I/O 239 I/O12 26 I/O12 35 I/O12 PIO13 27 I/O 2 I/O13 27 I/O13 36 I/O13 PIO14 28 I/O 3 I/O14 28 I/O14 37 I/O14 PIO15 29 I/O 4 I/O15 29 I/O15 38 I/O15 PIO16 30 I/O 7 I/O16 30 I/O16 39 I/O16 PIO17 31 I/O 8 I/O17 31 I/O17 40 I/O17 PIO18 36 I/O 9 I/O18 32 I/O18 41 I/O18 PIO19 37 I/O 10 I/O19 33 I/O19 42 I/O19 PIO20 38 I/O 11 I/O20 36 I/O20 47 I/O20 PIO21 39 I/O 13 I/O21 37 I/O21 48 I/O21 PIO22 40 I/O 16 I/O22 38 I/O22 49 I/O22 PIO23 41 I/O 17 I/O23 39 I/O23 50 I/O23 PIO24 44 I/O 18 I/O24 41 I/O24 51 I/O24 PIO25 45 I/O 20 I/O25 42 I/O25 52 I/O25 PIO26 113 I/O 131 I/O26 65 I/O26 67 I/O26 PIO27 114 I/O 133 I/O27 67 I/O27 68 I/O27 PIO28 115 I/O 134 I/O28 68 I/O28 69 I/O28 PIO29 116 I/O 135 I/O29 69 I/O29 70 I/O29 31 PIO30 119 I/O 136 I/O30 70 I/O30 71 I/O30 PIO31 120 I/O 138 I/O31 72 I/O31 72 I/O31 PIO32 121 I/O 143 I/O32 73 I/O32 73 I/O32 PIO33 122 I/O 156 I/O33 78 I/O33 74 I/O33 PIO34 125 I/O 157 I/O34 79 I/O34 75 I/O34 PIO35 126 I/O 160 I/O35 80 I/O35 76 I/O35 PIO36 127 I/O 161 I/O36 81 I/O36 77 I/O36 PIO37 128 I/O 163 I/O37 82 I/O37 78 I/O37 PIO38 131 I/O 164 I/O38 83 I/O38 83 I/O38 PIO39 132 I/O 166 I/O39 86 I/O39 84 I/O39 PIO40 133 I/O 169 I/O40 87 I/O40 85 I/O40 PIO41 134 I/O 170 I/O41 88 I/O41 96 I/O41 PIO42 135 I/O 171 I/O42 89 I/O42 97 I/O42 PIO43 136 I/O 172 I/O43 90 I/O43 98 I/O43 PIO44 139 I/O 173 I/O44 91 I/O44 99 I/O44 PIO45 140 I/O 174 I/O45 92 I/O45 103 I/O45 PIO46 141 I/O 178 I/O46 95 I/O46 105 I/O46 PIO47 142 I/O 180 I/O47 96 I/O47 106 I/O47 CLOCK0 182 I/O 185 I/O 126 INPUT1 123 I/O clk 選擇時鐘 CLK0，其引腳號為 126，按鍵 K1， K2， K3 的配置首先由設(shè)計結(jié)構(gòu)圖可知，可以選擇引腳名稱為 I/O0、 I/O I/O2,再由表 可知，其對應(yīng)的引腳號分別為 10；而顯示模塊的輸出 q11 至 q88 分別對應(yīng)引腳名稱為 I/016I/O1 I/020I/O2I/024I/O2 I/028I/O3 I/032I/O3 I/036I/O3 I/040I/O4 I/044I/O47，然后由表 查出這些引腳名稱所對應(yīng)的引腳號。 33 總結(jié) 本設(shè)計是基于 VHDL 語言的萬年歷設(shè)計，而萬年歷包括三個模塊，分別為：計時模塊，顯示及顯示方式切換模塊，校時模塊。 34 參考文獻 (1)侯伯亨，劉凱，顧新 .VHDL 硬件描述語言與數(shù)字邏輯電路設(shè)計 [M].2020 年 8 月第 3 版 .西安電子科技大學出版社 . (2)周潤景，蘇良碧 .基于 Quartus II 的數(shù)字系統(tǒng) Verilog HDL 設(shè)計實例詳解 [M].2020 年5 月第 1 版 .北京電子工業(yè)出版社 :3182. (3)李云，侯傳教，馮永浩 .VHDL 電路設(shè)計實用教程 [M].2020 年 3 月第 1 版 .北京機械工業(yè)出版社 . (4)陳雪松，滕立中 .VHDL 入門與應(yīng)用 [M].2020 年 12 月第 1 版 .北京人民郵電出版社 . (5)潘松，黃繼業(yè) .EDA 技術(shù)使用教程 VHDL 版 [M].2020 年 6 月第 4 版 .北京科學出版社 . 。計時模塊的作用是用于計算時間和日期，校時模塊的作用是為了校準時間，而顯示方式及顯示方式切換模塊的作用是為了顯示所計算的時間、日期和輪流切換顯示方式，顯示方式主要分為時 分秒顯示和年月日顯示。 下載驗證 下載完成后，按實驗箱上的模式選 擇鍵直至模式顯示數(shù)碼管顯示 3，把時鐘 CLK0 短路帽接在 1Hz 上。其次，按下 K3 按鍵，系統(tǒng)顯示方式為年月日， 28 xsfs 輸出高電平， 再按下 K1 按鍵 3 次，系統(tǒng)進入校月模式， ll4 輸出高電平， q55 隨著K2 按鍵的按下而增加 1。在秒、分、時的顯示方式中，將秒計數(shù)器、分計數(shù)器、時計數(shù)器的輸入給輸出 q1 至 q6， q7和 q8都 為 ” 0000” 。q1=s1。139。q7=y21。EVENT AND k3=39。 ENTITY change_1 IS PORT(s1,s2,min1,min2,h1,h2,d1,d2,mon1,mon2,y22,y21,y12,y11:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。若再按 4 下，則進入校年高位的工作模式， l6 輸出高電平，其余全部輸出低電平。 模式 6 選通年高位模塊，調(diào)年高位