【正文】 此外，為了方便觀察系統(tǒng)所處的工作狀態(tài)，用 5 個 LED 燈指示，若 5 個燈都不亮，則系統(tǒng)為正常計時，其余每個燈的亮滅分別代表一種工作方式。當(dāng)進(jìn)入調(diào)日、月、年作模式時，按下 K3 鍵，切換顯示方式，便于觀察校對情況。 29 第 4 章 引腳設(shè)定與驗證 引腳設(shè) 定 因為設(shè)計中需要用到 8 個數(shù)碼管來顯示時間和日期；需要 3 個 按鍵 作為校時模塊、顯示方式切換模塊的控制輸入端；需要 7 個 LED 燈作為工作模式和顯示方式的指示信號。 頂層原理圖 頂層設(shè)計采用原理圖輸入法，從而達(dá)到設(shè)計思路清晰、直觀的目的。 00 時顯示模式為時分秒 ,指示燈不亮 WHEN OTHERS=NULL。q6=h2。q4=mon2。139。 q1,q2,q3,q4:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。萬年歷不僅要顯示時間，而且要顯示日期。 END ARCHITECTURE rt_1。039。n2i=k2。139。039。 模式 4， 選通月模塊，調(diào)月 WHEN101=fi=mo。l3=39。n1i=39。l5=39。 l1=39。si=fo。039。039。039。039。039。l6=39。l2=39。 CASE a IS WHEN000=fi=mo。 ARCHITECTURE rt_1 OF jiaoshi IS SIGNAL a:STD_LOGIC_VECTOR(2 DOWNTO 0)。 校時模塊源程序如下： LIBRARY IEEE。 END IF。139。 ENTITY year_2 IS PORT(clk:IN STD_LOGIC。 END ARCHITECTURE rt_1。139。 END PROCESS。 IF q2=9 AND q1=9 THEN q2=0000。EVENT AND clk=39。 USE 。q2=qq2。 july WHEN 00001000=pan=00。 THEN pan=11。039。 IF qq1=9 THEN qq2=qq2+1。 END ENTITY t_12。 月計數(shù)器的源程序如下： LIBRARY IEEE。 END ARCHITECTURE rt_1 。039。 ELSE c=39。139。c=39。139。 c :OUT STD_LOGIC)。該判斷信號 panduan 可從月計數(shù)器的判斷信號的輸 出 pan 引入。q2=q22。c=39。 THEN q11=q11+39。 ENTITY t_24 IS PORT(clk:IN STD_LOGIC。 END PROCESS。 IF q22=5 AND q11=9 THEN q22=0000。EVENT AND clk=39。 開始 秒計時 分計時 時計時 日計時 月計時 年計時 K3 按偶數(shù)次 Y N 時分秒顯示 年月日顯示 校時模塊 閏年 Y N 9 第 3 章 模塊分析 計數(shù)器模塊分 析 秒和分計數(shù)器模塊 秒和分計數(shù)器模塊都為 60 進(jìn)制計數(shù)器，源程序如下： LIBRARY IEEE USE 。此外，利用 LED 燈 8 作為顯示方式的指示燈，當(dāng)處于時分秒的顯示方式時， LED 燈8 不亮，否則 LED 燈 8 亮。在設(shè)計中，通過按鍵 K1來選擇工作方式，若按一下按鍵，則進(jìn)入校分的工作方式，且在校分時秒計數(shù)器不正常工作，即秒的進(jìn)位輸出不作為分的輸入。 計時模塊又包含了秒、分、時、日、月、年模塊。它具有運(yùn)行速度快，界面統(tǒng)一，功能集中，易學(xué)易用等特點(diǎn)。因為它是一種標(biāo)準(zhǔn)語言，故它的設(shè)計描述可以被不同的工具所支持。但是，它們大多針對特定設(shè)計領(lǐng)域，沒有統(tǒng)一的標(biāo)準(zhǔn)，從而使一般用戶難以使用。它是一種用戶根據(jù)各自需要而自行構(gòu)造邏輯功能的 數(shù)字集成電路 。最后，為增加系統(tǒng)的實用性，本設(shè)計還增加校時功能，主要實現(xiàn)當(dāng)計時出現(xiàn)誤差時進(jìn)行校正的功能。最后，對頂層原理圖進(jìn)行引腳設(shè)定，并下載到試驗箱驗證，證明系統(tǒng)的可行性。 目錄 摘 要 ........................................................ (1) Abstract ..................................................... (2) 緒論 ......................................................... (3) 第 1 章 基本概念簡介 ......................................... (4) EDA 技術(shù)和 FPGA/CPLD 簡介 .............................. (4) VHDL 的簡介 ........................................... (4) Quartus II 的簡介 ..................................... (5) 第 2 章 系統(tǒng)設(shè)計 ............................................. (6) 設(shè)計思想 ............................................. (6) 設(shè)計原理圖 ........................................... (7) 設(shè)計流程圖 ........................................... (8) 第 3 章 模塊分析 ............................................. (9) 計數(shù)器模塊分析 ....................................... (9) 秒和分計數(shù)器模塊 ................................. (9) 時計數(shù)器模塊 .................................... (10) 日 計數(shù)器模塊 .................................... (12) 月計數(shù)器模塊 .................................... (16) 年計數(shù)器模塊 ................................... (19) 校時模塊 ............................................ (22) 顯示及顯示方式切換模塊 ............................... (24) 頂層原理圖 .......................................... (26) 第 4 章 引腳設(shè)定與驗證 ...................................... (29) 引腳設(shè)定 ............................................ (29) 下載驗證 ............................................ (31) 總結(jié) ........................................................ (33) 參考文獻(xiàn) .................................................... (34) 致謝 ..........................................(錯誤 !未定義書簽。 關(guān)鍵字： VHDL 萬年歷 Quartus II 2 Abstract With the development of EDA (electronic design automation) technology and expansion of application fields ,the importance of EDA technology in electronic information, munication, auto control, and puter applications is being increasingly prominent. EDA technology is the core of the modern electronic design techniques, which rely on powerful puters . In EDA tools software platform, puter automatically pletes logic simplification,logical partitions, logic synthesis , logic optimization ,logical simulation and other functions until the electronic circuit system achieves the stated performance. However, the realization of these function bases on the description of the system using the hardware description language HDL (Hardware Description language) . One of the key technologies of the EDA is to use formal methods to describe digital systems hardware circuit, which uses the socalled hardware description language to describe the hardware circuit. The design is the calendar based on VHDL language. Firstly, in which ,I introduce ideas about designing the calendar. In addition, I pile and simulate the program of different modules in the Quartus II development environment and debug one by one to make different modules meet objectives of the design. Secondly, I take advantage of all ponents,which is created according to program to generate toplevel file . Finally, I make pin settings and download to the test chamber to prove the feasibility of the system. Key words: VHDL calendar Quartus II 3 緒論 EDA 技術(shù)以計算機(jī)為工具，而設(shè)計者只需在 EDA 軟件平臺上，用硬件描述語言 HDL 完成設(shè)計文件，然后由計算機(jī)自動完成邏輯編譯、化簡、分割、綜合、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯，邏輯映射和編程下載等工作。在本設(shè)計中，通過程序使系統(tǒng)有 7 種不同的工作狀態(tài)，分別為正常計時、校分、校時、校日、校月、校年低位、校年高位。其基本設(shè)計方法是借助集成開發(fā)軟件 平臺，用原理圖、硬件描述語言等方法，生成相應(yīng)的目標(biāo)文件，通過下載電纜（“在