【正文】 24 51 I/O24 PIO25 45 I/O 20 I/O25 42 I/O25 52 I/O25 PIO26 113 I/O 131 I/O26 65 I/O26 67 I/O26 PIO27 114 I/O 133 I/O27 67 I/O27 68 I/O27 PIO28 115 I/O 134 I/O28 68 I/O28 69 I/O28 PIO29 116 I/O 135 I/O29 69 I/O29 70 I/O29 31 PIO30 119 I/O 136 I/O30 70 I/O30 71 I/O30 PIO31 120 I/O 138 I/O31 72 I/O31 72 I/O31 PIO32 121 I/O 143 I/O32 73 I/O32 73 I/O32 PIO33 122 I/O 156 I/O33 78 I/O33 74 I/O33 PIO34 125 I/O 157 I/O34 79 I/O34 75 I/O34 PIO35 126 I/O 160 I/O35 80 I/O35 76 I/O35 PIO36 127 I/O 161 I/O36 81 I/O36 77 I/O36 PIO37 128 I/O 163 I/O37 82 I/O37 78 I/O37 PIO38 131 I/O 164 I/O38 83 I/O38 83 I/O38 PIO39 132 I/O 166 I/O39 86 I/O39 84 I/O39 PIO40 133 I/O 169 I/O40 87 I/O40 85 I/O40 PIO41 134 I/O 170 I/O41 88 I/O41 96 I/O41 PIO42 135 I/O 171 I/O42 89 I/O42 97 I/O42 PIO43 136 I/O 172 I/O43 90 I/O43 98 I/O43 PIO44 139 I/O 173 I/O44 91 I/O44 99 I/O44 PIO45 140 I/O 174 I/O45 92 I/O45 103 I/O45 PIO46 141 I/O 178 I/O46 95 I/O46 105 I/O46 PIO47 142 I/O 180 I/O47 96 I/O47 106 I/O47 CLOCK0 182 I/O 185 I/O 126 INPUT1 123 I/O clk 選擇時(shí)鐘 CLK0，其引腳號(hào)為 126，按鍵 K1， K2， K3 的配置首先由設(shè)計(jì)結(jié)構(gòu)圖可知，可以選擇引腳名稱為 I/O0、 I/O I/O2,再由表 可知，其對(duì)應(yīng)的引腳號(hào)分別為 10；而顯示模塊的輸出 q11 至 q88 分別對(duì)應(yīng)引腳名稱為 I/016I/O1 I/020I/O2I/024I/O2 I/028I/O3 I/032I/O3 I/036I/O3 I/040I/O4 I/044I/O47，然后由表 查出這些引腳名稱所對(duì)應(yīng)的引腳號(hào)。驗(yàn)證中，通過按 K1 鍵進(jìn)入不同的工作模式，利用 LED1 至 LED6 的亮滅來判斷目前所處于的工作模式。 33 總結(jié) 本設(shè)計(jì)是基于 VHDL 語(yǔ)言的萬年歷設(shè)計(jì)，而萬年歷包括三個(gè)模塊，分別為：計(jì)時(shí)模塊，顯示及顯示方式切換模塊，校時(shí)模塊。校時(shí)模塊功能主要通過兩個(gè)按鍵 K1， K2 實(shí)現(xiàn)，使系統(tǒng)共有 6 種工作模式，分別為：正常計(jì)時(shí)、校分模式、校時(shí)模式、校日模式、校月模式、校年低位模式、校年高位模式 。 34 參考文獻(xiàn) (1)侯伯亨，劉凱，顧新 .VHDL 硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì) [M].2020 年 8 月第 3 版 .西安電子科技大學(xué)出版社 . (2)周潤(rùn)景，蘇良碧 .基于 Quartus II 的數(shù)字系統(tǒng) Verilog HDL 設(shè)計(jì)實(shí)例詳解 [M].2020 年5 月第 1 版 .北京電子工業(yè)出版社 :3182. (3)李云，侯傳教，馮永浩 .VHDL 電路設(shè)計(jì)實(shí)用教程 [M].2020 年 3 月第 1 版 .北京機(jī)械工業(yè)出版社 . (4)陳雪松，滕立中 .VHDL 入門與應(yīng)用 [M].2020 年 12 月第 1 版 .北京人民郵電出版社 . (5)潘松，黃繼業(yè) .EDA 技術(shù)使用教程 VHDL 版 [M].2020 年 6 月第 4 版 .北京科學(xué)出版社 . 。顯示方式及顯示方式切換模塊主要將各計(jì)數(shù)器的輸出端接到譯碼器的輸入端，由譯碼器驅(qū)動(dòng)七段數(shù)碼管顯示當(dāng)前的時(shí)間與日期，而系統(tǒng)通過按鍵 K3 輪流切換顯示方式。計(jì)時(shí)模塊的作用是用于計(jì)算時(shí)間和日期，校時(shí)模塊的作用是為了校準(zhǔn)時(shí)間，而顯示方式及顯示方式切換模塊的作用是為了顯示所計(jì)算的時(shí)間、日期和輪流切換顯示方式，顯示方式主要分為時(shí) 分秒顯示和年月日顯示。若將月計(jì)數(shù)器校為 3 月份，再通過 K1 按鍵進(jìn)入校日工作模式，觀察到日計(jì)數(shù)器計(jì)數(shù)至 31 時(shí)，再按 K2 按鍵，日計(jì)數(shù)器重新從 1 開始計(jì)數(shù)；若將月計(jì)數(shù)器校為 4 月份，再通過 K1 按鍵進(jìn)入校日工作模式，觀察到日計(jì)數(shù)器計(jì)數(shù)至 30 時(shí)，再按 K2 按鍵，日計(jì)數(shù)器重新從 1 開始計(jì)數(shù)。 下載驗(yàn)證 下載完成后，按實(shí)驗(yàn)箱上的模式選 擇鍵直至模式顯示數(shù)碼管顯示 3，把時(shí)鐘 CLK0 短路帽接在 1Hz 上。綜上所述，設(shè)計(jì)電路結(jié)構(gòu)圖如圖 所示： 實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)實(shí)D9D16 D15 D14 D13 D12 D11 D10D8 D7 D6 D5 D4 D3 D2 D1PIO8PIO9PIO10PIO11PIO12PIO13PIO14PIO15SPEAKER實(shí)實(shí)實(shí)12345678實(shí)實(shí)實(shí)實(shí)FPGA/CPLDPIO0PIO1PIO2PIO3PIO4PIO5PIO6PIO7實(shí)1實(shí)2實(shí)3實(shí)4實(shí)5實(shí)6實(shí)7實(shí)8PIO15PIO8PIO47PIO44PIO43PIO40PIO39PIO36PIO35PIO32PIO31PIO28PIO27PIO24PIO23PIO20PIO19PIO16 圖 設(shè)計(jì)結(jié)構(gòu)電路圖 由于電路圖中有譯碼器和數(shù)碼管，這兩者實(shí)現(xiàn)顯示功能，本設(shè)計(jì)只需將校時(shí)模塊的輸 作為譯碼器的輸入。其次，按下 K3 按鍵，系統(tǒng)顯示方式為年月日， 28 xsfs 輸出高電平， 再按下 K1 按鍵 3 次，系統(tǒng)進(jìn)入校月模式， ll4 輸出高電平， q55 隨著K2 按鍵的按下而增加 1。 頂層原理圖包含計(jì)時(shí)模塊、校時(shí)模塊、顯示及顯示方式切換模塊，其中，計(jì)時(shí)模塊包含秒、分、時(shí)、日、月、年計(jì)時(shí)模塊。在秒、分、時(shí)的顯示方式中，將秒計(jì)數(shù)器、分計(jì)數(shù)器、時(shí)計(jì)數(shù)器的輸入給輸出 q1 至 q6， q7和 q8都 為 ” 0000” 。 END CASE。q1=s1。q5=h1。139。 q3=mon1。q7=y21。 IF a=1 THEN a=00。EVENT AND k3=39。 q5,q6,q7,q8:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 ENTITY change_1 IS PORT(s1,s2,min1,min2,h1,h2,d1,d2,mon1,mon2,y22,y21,y12,y11:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。顯示功能由 K3 按鍵來實(shí)現(xiàn)，模塊程序中檢 k3 按鍵的高電平，輪流切換顯示方式。若再按 4 下，則進(jìn)入校年高位的工作模式， l6 輸出高電平，其余全部輸出低電平。 校時(shí)模塊的波形仿真如圖 所示： 圖 校時(shí)模塊的仿真圖 如圖 所示，當(dāng)不按 K1 按鍵時(shí)，進(jìn)入正常計(jì)時(shí)模式， l1 至 l5 輸出都為低電平。 模式 6 選通年高位模塊，調(diào)年高位 WHEN OTHERS=NULL。l5=39。l3=39。 l1=39。ri=so。l6=39。l4=39。l2=39。n2i=39。si=fo。039。039。039。039。si=fo。039。139。039。039。ri=k2。l6=39。l4=39。l2=39。n2i=39。yi=39。 模式 1，選通分模塊，調(diào)分 WHEN010=fi=mo。l5=39。l3=39。 l1=39。n1i=39。ri=39。039。039。039。n2i=n1o。si=fo。 IF a=6 THEN a=000。 23 BEGIN PROCESS(k1,k2) BEGIN IF k139。 調(diào)時(shí)模塊的控制，調(diào)時(shí)信號(hào)輸入 fi,si,ri,yi,n1i,n2i:OUT STD_LOGIC。 USE . ALL。 年高位計(jì)數(shù)器 的波形仿真如圖 所示： 22 圖 年高位計(jì)數(shù)器的仿真圖 如圖 所示，當(dāng)年高位計(jì)數(shù)器計(jì)數(shù)至 99 時(shí)，等待至 clk 信號(hào)的下一個(gè)脈沖上升沿到來時(shí)，計(jì)數(shù)器重新從 0 開始計(jì)數(shù)，故設(shè)計(jì)正確。 y3=q1。 IF q2=9 AND q1=9 THEN q2=0000。 IF q1=9 THEN q1=0000。EVENT AND clk=39。 y3,y4:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 年高位計(jì)數(shù)器源程序如下： LIBRARY IEEE。 年低位計(jì)數(shù)器的波形仿真如圖 所示： 圖 年低位計(jì)數(shù)器的仿真圖 如圖 所示，當(dāng)年低位計(jì)數(shù)器計(jì)數(shù)至 99 時(shí)，等待至 clk 信號(hào)的下一個(gè)脈沖上升沿到來時(shí)，進(jìn)位輸出信號(hào) c 產(chǎn)生一個(gè)脈沖輸出，同時(shí)年低位計(jì)數(shù)器重新從 0 開始計(jì)數(shù)。 y1=q1。 ELSE run =39。139。 PROCESS(clk) BEGIN IF clk39。039。q1=0000。q2=q2+39。139。 END ENTITY year_1。 USE 。 年計(jì)數(shù)器模塊 1） 年低位計(jì)數(shù)器 年低位計(jì)數(shù)器為 100 進(jìn)制計(jì)數(shù)器，同時(shí)在年低位計(jì)數(shù)器中需要判斷該年是否為閏年。 END PROCESS。 december WHEN others=NULL。 august WHEN 00001001=pan=01。 april WHEN 00000101=pan=00。 ELSE pan=10。 CASE q3 IS WHEN 00000001=pan=00。 END IF。c=39。qq1=0000。139。 ARCHITECTURE rt_1 OF t_12 IS SIGNAL qq1,qq2: STD_LOGIC_VECTOR (3 DOWNTO 0)。 c:OUT STD_LOGIC。 USE 。 月計(jì)數(shù)器模塊 月計(jì)數(shù) 器為 12 進(jìn)制計(jì)數(shù)器，但需要為日計(jì)數(shù)器的進(jìn)制提供判斷信號(hào)，所以該模塊需要有判斷信號(hào)的輸出。 日計(jì)數(shù)器的 波形 仿真如圖 至圖 所示： 1）當(dāng) 判斷 信號(hào) panduan 為 00 時(shí)，日計(jì)數(shù)器的 波形 仿真如圖 所示： 14 圖 判斷信號(hào) panduan 為 00 時(shí)日計(jì)數(shù)器的仿真圖 如圖 所示，當(dāng)輸入 信號(hào) panduan 為 00 時(shí)，日計(jì)數(shù)器計(jì)數(shù)至 31 時(shí)，等待 至 clk 信號(hào)下一個(gè) 脈沖上升沿到來時(shí)，進(jìn)位輸出 c 產(chǎn)生一個(gè)輸出脈沖，同時(shí)日計(jì)數(shù)器再次從 1 開始計(jì)數(shù)，故設(shè)計(jì)正確。 q1=q3。