eda設(shè)計基于fpga的任意波形發(fā)生器(完整版)
【正文】 ......................... 1 概述 ......................................................... 1 任意波形發(fā)生器的功能 ......................................... 1 國內(nèi)外發(fā)展現(xiàn)狀 ............................................... 2 第 2 章 波形發(fā)生器的基本理論 .................................... 4 FPGA 簡介 ................................................. 4 Verilog 語言簡介 ................................................ 4 Verilog 語言概述 .......................................... 4 VerilogHDL 基本結(jié)構(gòu) ..................................... 5 QuarrtusII 概述 .................................................. 6 第 3 章 方案設(shè)計 .............................................. 8 系統(tǒng)介紹 .................................................. 8 波形發(fā)生器各個模塊設(shè)計 .......................................... 9 Wave_gen 模塊 ............................................ 9 波形數(shù)據(jù)存儲 ROM 模塊 .................................... 9 第 4 章 波形發(fā)生器軟件仿真 .................................... 11 設(shè)計平臺及仿真工具 .......................................... 11 仿真過程 ..................................................... 11 結(jié)論 ........................................................ 14 附錄 ........................................................ 16 綜合實踐 1 第 1章 緒論 概述 波形發(fā)生器是一種常用的信 號源，廣泛應(yīng)用于電子電路，自動控制系統(tǒng)，教學(xué)實驗等領(lǐng)域，目前使用 出現(xiàn)了大量能夠產(chǎn)生多種波形且性能穩(wěn)定的任意波形發(fā)生器，但大多數(shù)方案都是基于串行或并行總線進(jìn)行數(shù)據(jù)的傳輸，這種方案雖然成本較低，但系統(tǒng)的實時性較差，難以滿足復(fù)雜波形的大數(shù)據(jù)量的傳輸要求。此時，可以利用任意波形發(fā)生器的信號還原功能。以安捷倫（ Agilent）和泰克（ Tektronix）為代表的國際電子測量儀器公司在此領(lǐng)域進(jìn)行了卓有成效的研究和開發(fā)，其產(chǎn)品無論在技術(shù)上還是市場占有率方面在 國際上都享有盛譽，但其價格也是相當(dāng)昂貴，高端型號每臺價格都在幾萬美金左右，低端的也要幾萬人民幣。 FPGA 的結(jié)構(gòu)靈活，其邏輯單元、可編程內(nèi)部連線和 I／ O 單元都可以由用戶編程，可以實現(xiàn)任何邏輯功能，滿足各種設(shè)計需求。 綜合實踐 5 VerilogHDL 基本結(jié)構(gòu) （ 1）基本邏輯門 ， 例如 and 、 or 和 nand 等都內(nèi)置在語言中。線網(wǎng)類型表 示構(gòu)件間的物理連線，而寄存器類型表示抽象的數(shù)據(jù)存儲元件。 * 能夠使用內(nèi)置開關(guān)級原語在開關(guān)級對設(shè)計完整建模。（按位與）和 |（按位或）。 Quartus II 支持 Altera 的 IP核，包含了 LPM/MegaFunction 宏功能模塊庫，使用戶可以充分利用成熟的模塊，簡化了設(shè)計的復(fù)雜性、加快了設(shè)綜合實踐 7 計速度。 SELECT[1..0]： 波形選擇輸入。 四種波形一個周期的數(shù)據(jù)各占 不同的 16B， 每次波形改變使 address 指向各段 數(shù)據(jù)首地址。 //波形選擇，具體值代表的波形見下面定義 input[3:0] freq。b11。 if(address=m) address=0。 end else begin k=127/freq。 else begin if(freq==0||freq==1) begin if(address=383) address=256。 if(select==3) address=384。 end end end endcase end endmodule 。 綜合實踐 18 else begin if(freq==0||freq==1) begin if(address=511) address=384。 end else begin
公司管理相關(guān)推薦
鄂ICP備17016276號-1