可編程邏輯器件(完整版)
【正文】 W3 A0 A1 + + + + Y0 Y1 Y2 Y3 固定連接 可編程連接 不連接 8x4 ROM A0 A1 A2 F0 F1 F2 F3 與陣列 不可編程 或陣列 可編程 8個(gè)存儲單元，每個(gè)單元存儲 4位二進(jìn)制數(shù)碼。 適用于研究工作 不適用于批量生 產(chǎn)。 E2PROM電可擦除 PROM 實(shí)現(xiàn)全片和字節(jié)擦寫改寫， 作為非易失性 RAM使用。 512 x 8PROM芯片結(jié)構(gòu) 存儲陣列 81Mux 64x64 譯碼 64 A8 A3 ... 緩沖 3 A2 A1 A0 6位 3位 ... ... F7 F6 ... F0 8 8 8 CE0 CE1 CE2 緩沖 ROM的應(yīng)用 位擴(kuò)展 用 4片 32?8ROM擴(kuò)展成 32?32ROM。 時(shí)， G G3截止， G1導(dǎo)通，數(shù)據(jù) D送至 I/O線上，進(jìn)行讀出； 時(shí)， G1截止， G G3導(dǎo)通，I/O線上的數(shù)據(jù)送入存儲單元，進(jìn)行寫入。 圖 723 三管動態(tài)存儲單元 D DVDCCg3VT2VT1VT4VT預(yù)充脈 沖讀字 線讀位 線寫字 線寫位 線 在進(jìn)行寫操作時(shí)，控制寫字線為高電平，使 VT1管導(dǎo)通。 PLA的地址譯碼器是非完全譯碼器。 ?電擦除工藝 ,可以重復(fù)編程 . 修改設(shè)計(jì)方便 ,可以 重復(fù)試驗(yàn)。 輸出 qa,qb,qc,qd是邏輯變量 end。) THEN 如果 clr=39。 END IF。 END PROCESS。 count_4=0000。 四位計(jì)數(shù)器位數(shù)從 3到 0 begin qa=count_4(0)。 典型 GAL器件 GAL16V8 16個(gè)輸入變量 ,其中右側(cè) 8個(gè)在OLMC控制下 ,可以配置為輸入或輸出 . 8?8=64行為可編程的與陣列 ,對應(yīng) 64個(gè) P項(xiàng) . 不可編程的或陣列在 OLMC內(nèi)部 . OLMC結(jié)構(gòu) : 4個(gè)數(shù)據(jù)選擇器(MUX)是核心 ,在結(jié)構(gòu)控制字的控制下 ,選擇不同的輸入 ,構(gòu)成不同的輸出結(jié)構(gòu) . 書上247頁 4種不同類型的 PAL都統(tǒng)一到一個(gè) GAL內(nèi)部 ,因此叫“通用陣列邏輯” . 現(xiàn)場可編程門陣列 FPGA 一、 FPGA的基本結(jié)構(gòu) IOB布線區(qū)CLBIR FPGA的編程 庫使用語句實(shí)體說明進(jìn)程 1進(jìn)程 2結(jié)束構(gòu)造體 使用 MAX+PLUSII軟件支持的高級行為語言VHDL的語言結(jié)構(gòu) 2．編程數(shù)據(jù)的裝載 首先應(yīng)對管腳進(jìn)行分配 8 4 8 3 8 2 8 1 7 8 7 7 7 6 7 58 0 7 9 73 72 71 70 67 55 65 6469 687453525150494847464544436 36 26 16 05 95 85 75 65 55 42322 24 33 34 35 36 37 38 39 40 4125 27 2928 30 31 3226 4210119876543211 21 31 41 51 61 71 81 92 02 1T o p V i e wE P F 10K 10L C 84MSEL0MSEL1n S TA TU SnCONFIGD C L KCONF_DONEn C EnCEOD A TA 0TD ITDOTCKTM STR S TV C CV C CVCCVCCV C CV C CGNDGNDG N DGNDGNDC L K 1C L K 2I N P U T1INPUT2I N P U T3INPUT4I/O44I/O51I/O52I/O49I/O50I/O45I/O48I / O 2I / O 3I / O 4I / O 5I / O 6I / O 7I / O 8I / O 1I / O 9I / O 1 0I / O 1 1I / O 1 2I / O 1 3I/O14I/O15I/O16I/O17I/O18I/O19I/O20I/O21I/O22I/O23I/O24I/O25I/O26I / O 2 7I / O 2 8I / O 2 9I / O 3 0I / O 3 1I / O 3 2I / O 3 3I / O 3 4I / O 3 5I / O 3 6I / O 3 7I / O 3 8I / O 3 9I/O40I/O41I/O42I/O43I/O46I/O47I/O53 例： 用 VHDL語言描述同步計(jì)數(shù)器。 非完全尋址。 因?yàn)?Cg存在漏電，需要對 Cg上的信息定時(shí)刷新。 讀字線控制 VT2管 ， 寫字線控制 VT1管 。 1 0 0 0 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 0 1 1 1 0 0 1 1 1 1 0 1 0 1 1 0 1 0 0 0 1 1 0 1 0 1 1 0 0 0 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 0 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 0 1 0 1 1 0 1 1 1 0 1 0 1 0
公司管理相關(guān)推薦
鄂ICP備17016276號-1