pcbspi分析示例(完整版)
【正文】 結(jié) 高速 PCB設(shè)計(jì)中的信號(hào) /電源完整性分析 3 串 擾 形 成 機(jī) 理 ? 串?dāng)_ — 是指有害信號(hào)從一個(gè)線網(wǎng)轉(zhuǎn)移到相鄰線網(wǎng)。 2. Cadence的 SiWave/SigXplorer。 然后： (1) 單線網(wǎng)反射 , 添加不同端接電阻 ,觀察波形及效果 。 6 導(dǎo)入 PCB板 2 ? 打開 Hyperlynx軟件，點(diǎn)擊圖標(biāo) 打開文件夾，選擇剛才導(dǎo)出的 PCB文件，導(dǎo)入到 Hyperlynx軟件中，如下圖： 7 對(duì)整板進(jìn)行批處理 First Second Third 如右圖進(jìn)行設(shè)置，只選擇 “檢測(cè)串?dāng)_項(xiàng)” 點(diǎn)“下一步” 選擇串?dāng)_的閾值為125mv 計(jì)算方法： 5V 5%247。 左圖 峰 峰值 213mv 18 減小信號(hào)線與返回路徑間的介質(zhì)厚度 1 ? 為了更好的減小串?dāng)_，我們減小信號(hào)線與返回路徑之間的介質(zhì)厚度，由原來的 10mile改為 6mile,設(shè)置如下圖所示： 19 減小信號(hào)線與返回路徑間的介質(zhì)厚度 2 ?在凈化進(jìn)攻線與受害線的基礎(chǔ)上，減小信號(hào)線與返回路徑間的介質(zhì)厚度后的受害線上的串?dāng)_情況如下圖所示 ： 黃：受害線源端 綠：受害線遠(yuǎn)端 從左圖可以看出：受害線遠(yuǎn)端上的串?dāng)_有明顯改善，減小為原來串?dāng)_的 %。 ? 工程應(yīng)用中一般不采用減小介質(zhì)厚度而采用不同的端接策略 。 左圖 峰 峰值 34mv 22 增大線間距 1 ? 增大耦合區(qū)的線間距，設(shè)置對(duì)話框如下圖所示： 23 增大線間距 2 ? 修改耦合長(zhǎng)度后，受害線上串?dāng)_如下圖所示： 黃：受害線源端 綠：受害線遠(yuǎn)端 從左圖可以看出：受害線遠(yuǎn)端上的串?dāng)_有一定改善，減小為原來串?dāng)_的 %。 10 對(duì)指定線網(wǎng)進(jìn)行仿真 2 ② 在菜單欄中激活串?dāng)_分析功能，并設(shè)置串?dāng)_閾值為125mv,如下圖。 (3) 雙線網(wǎng)串?dāng)_ , 對(duì)進(jìn)攻 /受害線添加端接電阻觀察 。高速 PCB設(shè)計(jì)中的信號(hào) /電源完整性分析 附件 1—
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1