數(shù)字邏輯電路與系統(tǒng)設計第三章(完整版)
【正文】 VHDL描述邏輯電路的進程形式 進程語句（ PROCESS）是 VHDL常用的子結構描述語句 以 2輸入與非門為例 ： 1 LIBRARY IEEE。 程序包 庫 VHDL 語言的基本結構 以二輸入端與門為例 ,該文件名為 : 實體 結構體 VHDL硬件描述語言基礎 VHDL中的中間信號 amp。 可編程邏輯器件和 VHDL概述 利用可編程邏輯器件（ PLD， Programmable Logic Device）來實現(xiàn)電路的設計 硬件描述語言（ HDL， HardwareDescription Language）就是可以描述硬件電路的功能 VHDL是應用最為廣泛的國際標準電子設計語言 VHDL基本結構 硬件描述語言的基本格式 包括 兩個要素 輸入、輸出的定義（即輸入、輸出說明） 對輸出如何響應輸入的定義（工作原理） 對應邏輯符號的描述部分： 實體（ Entity） 對應邏輯關系的說明部分： 結構體 (Architecture) 注意 :VHDL 對大小寫不敏感 ,‘’和 “” 中的內(nèi)容除外。 再舉一例 A C B 1 amp。當傳輸?shù)臄?shù)N≥4時，監(jiān)視器輸出為 1，否則輸出為 0. 解：用 ABCD表示 8421BCD碼輸入，用 F表示輸出。并設 A、 B、 C為 1表示贊成，為 0表示反對； F為 1表示表決通過，為 0 表示不通過。ABC 真值表 : A B C F 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 邏輯功能 : 一致電路 =ABC+ABC P1 P2 P3 P4 amp。 (2) 根據(jù) 邏輯表達式 ,列出 真值表 。 amp。BC (3) 畫出電路圖 A B C F amp。比較的結果 為 :A1A0B1B0時，輸出 F1=1； A1A0=B1B0時，輸 出 F2=1； A1A0B1B0時， 輸出 F3=1. 列真值表： A1 A0 B1 B0 F1 F2 F3 A1 A0 B1 B0 F1 F2 F3 0 0 0 0 0 1 0 1 0 0 0 1
規(guī)章制度相關推薦
鄂ICP備17016276號-1