pxi總線技術(完整版)
【正文】 MHz 時鐘 132 MB/s, 33 MHz, 32bit 計算機總線 星型觸發(fā) Local Bus 電氣擴展 ?PXI 的 時鐘 和 觸發(fā) 提高了性能 : 采用 PCIPCI橋接技術實現(xiàn)系統(tǒng)擴展 PCIPCI橋 PCIPCI橋的作用是協(xié)調(diào)兩條 PCI總線之間的通信 ， 如圖所示 。一次側和二次側的地址完全獨立，在一次側和二次側之間可以進行地址翻譯。 總線命令表 C/BE[3::0] 命令類型說明 0 0 0 0 中斷應答 (中斷識別 ) 0 0 0 1 特殊周期 (總線廣播 ) 0 0 1 0 I/O讀 (從 I/O口地址中讀數(shù)據(jù) ) 0 0 1 1 I/O寫 (向 I/O地址空間寫數(shù)據(jù) ) 0 1 0 0 保留 0 1 0 1 保留 0 1 1 0 存儲器讀 (從內(nèi)存空間映象中讀數(shù) ) 0 1 1 1 存儲器寫 (向內(nèi)存空間映象寫數(shù)據(jù) ) 1 0 0 0 保留 1 0 0 1 保留 1 0 1 0 配置空間讀 1 0 1 1 配置空間寫 1 1 0 0 存儲器多行讀 1 1 0 1 雙地址周期 1 1 1 0 存儲器一行讀 1 1 1 1 存儲器寫并無效 PCI數(shù)據(jù)傳輸 PCI所有的數(shù)據(jù)傳輸基本上是由以下三條信號線控制的： FRAME： 主設備驅(qū)動 ， 表明數(shù)據(jù)傳輸?shù)拈_始和結束； IRDY： 主設備準備好 ， 主設備驅(qū)動； TRDY： 從設備準備好 ， 由從設備驅(qū)動； FRAME信號有效后的第一個時鐘前沿是地址期的開始， 此時傳送地址信息和總線命令 。 9054更成熟一些 . P C I 9 0 5 4PXI總線F P G AJ 2J 1L o c a l B u sC P U驅(qū)動/隔離電路1 ： C o m p a c t P C I連 接 器3 ： 時 序 邏 輯 控 制 、板 卡 專 用 功 能 模 塊2 ： 總 線 橋1 ： E u r o C a r d 接 口 ， J 2 適 合 于 6 4 位 、 6 6 M H z 的 P C I 總 線 及 P X I 觸 發(fā) 信 號 線 ；2 ： 采 用 支 持 熱 插 拔 的 P L X 公 司 P C I 9 0 5 4 主 模 式 橋 接 芯 片 ， 具 有 較 高 性 價 比 ；3 ： 完 成 橋 接 芯 片 L o c a l B u s 時 序 邏 輯 控 制 ， 必 要 時 還 需 完 成 其 它 時 序 控 制 ， 如 板 載 C P U ； 此外 ， 根 據(jù) 不 同 功 能 板 卡 ， 完 成 功 能 模 塊 功 能 ， 如 高 / 低 速 I / O ， 波 形 輸 出 ， 數(shù) 據(jù) 采 集 ， 時 鐘 設計 等 ；4 ： 若 指 標 需 要 ， 可 添 加 C P U 至 板 卡 實 現(xiàn) 更 多 功 能 ， 如 實 時 算 法 、 總 線 主 控 等 。 PCI軟件包價格較昂貴，而且使用這一模塊軟件編程較復雜。 PXI觸發(fā)總線只提供單總線段內(nèi)的連接 ， 不允許與相鄰的總線段存在物理連接 。 一次側和二次側的地址完全透明 ， 在一次側和二次側之間的地址傳遞是直通模式 ， 沒有地址翻譯 。 PCI橋的分類 根據(jù) PCI橋的工作原理的不同 ， 可以把 PCIPCI橋分為 透明橋和非透明橋 兩種 。 PCI橋的分類 采用標準 PCIPCI橋接技術 ， PXI系統(tǒng)可用一個以上總線段來組建 。 下一個時鐘前沿開始一個 (多個 )數(shù)據(jù)期 ， 每逢 IRDY和 TRDY同時有效時 ， 所對應的時鐘前沿就使數(shù)據(jù)在主 、 從設備之間傳送 . 在此期間 ， 可由主設
電大資料相關推薦
鄂ICP備17016276號-1