內(nèi)容可導(dǎo)址存儲(chǔ)器的fpga設(shè)計(jì)與應(yīng)用(完整版)
【正文】 據(jù)相比較,能快速確定輸入數(shù)據(jù)是否與其內(nèi)部某個(gè)數(shù)據(jù)或某幾個(gè)數(shù)據(jù)相匹配。例如,10bit寬地址總線的RAM存儲(chǔ)容量為2 10=1024個(gè)字節(jié),CAM卻沒有這個(gè)限制,因此它不是采用傳統(tǒng)的通過地址讀取數(shù)據(jù)的方式。不同的應(yīng)用對(duì)CAM的速度、密度有不同的要求,而且CAM實(shí)現(xiàn)途徑也是多樣的。ESB（Embedded System Block）是APEX芯片的核心,它可以用業(yè)構(gòu)成APEX芯片的各種控制部件。3 用VIRTEX系列FPGA實(shí)現(xiàn)CAMAPEX提供了一個(gè)規(guī)范的CAM基本器件,可通過級(jí)聯(lián)和位擴(kuò)展來實(shí)現(xiàn)更大規(guī)模的CAM,但實(shí)現(xiàn)方式還是不夠靈活。SRL16E為VIRTEX庫的基本模塊,用戶可以使用SRL16E和其它基本模塊設(shè)計(jì)出不同字寬和字深的CAM來?；綛lock SelectRAM的CAM 設(shè)計(jì)正是利用了Block SelectRAM內(nèi)部地址映射的靈活性。由于器件方面的限制,國(guó)內(nèi)相關(guān)領(lǐng)域的研究一直停留于理論分析層面,僅有極少數(shù)系統(tǒng)采用了一些小規(guī)模的并行比較器件。當(dāng)輸入頻率值落入輻射源參數(shù)范圍時(shí),便可由關(guān)聯(lián)比較器直接得到所屬的輻射源類型M。完成初始化后,CAM即可實(shí)現(xiàn)范圍參數(shù)的匹配。 。當(dāng)參數(shù)范圍較大時(shí),硬件資源的需求會(huì)急劇增加,導(dǎo)致CAM深度的下降。在基于CAM的CP設(shè)計(jì)實(shí)踐中,我們結(jié)合復(fù)雜信號(hào)環(huán)境的具體應(yīng)用背景和上述CAM設(shè)計(jì)方法,探索了兩種可能的途徑：（1）CAM和RAM結(jié)合實(shí)現(xiàn)結(jié)構(gòu)靈活的CP：（2）從CAM內(nèi)部結(jié)構(gòu)和原理出發(fā),對(duì)CAM進(jìn)行適當(dāng)改造,使得CAM具備范圍匹配功能。與Block SelectRAM類似,VIRTEX芯片內(nèi)部還一種由LUT配置而成的Distrbuted SelectRAM,這兩種存儲(chǔ)器都可用來形成CAM。在這種配置形式下,A口可以以地址線寬為12bit、存儲(chǔ)單元容量為1bit的方式寫入數(shù)據(jù),而B口則可以以地址線寬為8bit、存儲(chǔ)單元容量為16bit的方式讀取數(shù)據(jù)。初始化時(shí),已知參數(shù)與4位遞減計(jì)數(shù)器依次相比較,得到16bit比較值（含1個(gè)“1”,15個(gè)“0”）,經(jīng)過16個(gè)時(shí)鐘周期,依次存入SRL16E移位寄存器。它設(shè)計(jì)的靈活性,使CAM能在不同條件下、不同領(lǐng)域內(nèi),以不同方式實(shí)現(xiàn),達(dá)到最優(yōu)化。APEX芯片則較好地解決了這個(gè)問題,它內(nèi)含嵌入式CAM,把分立式CAM
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1