【正文】 )來做電阻，會得到準(zhǔn)確的阻值。：電阻應(yīng)該被放置相同的方向、相同的器件類型以及相互靠近。、lvs驗(yàn)證并Debug。圖413 LVS驗(yàn)證的Comparison Results結(jié)果根據(jù)圖413可以看出，在版圖上只有VIN一根線網(wǎng)并不存在著VIN1（Calibre在進(jìn)行LVS驗(yàn)證時對電路圖和版圖中的Label、pin的大小寫不敏感），而在SOURCE中卻存在著VIN與VIN1兩根線網(wǎng)，由此可以更加肯定版圖中的Nwell誤接在一起導(dǎo)致了線網(wǎng)的短路。該模塊LVS驗(yàn)證結(jié)果如圖49所示。圖45 加上Pwell隔離環(huán)的hot well模塊版圖圖46 寄生BJT Latch_up等效電路圖 高壓器件的第五端的連接方式，但是沒有通過實(shí)際的連接去接到外界的某一個電位，因?yàn)楦邏浩骷牡谖宥吮举|(zhì)上就是一個Nwell區(qū)域，在此區(qū)域中同時存在著會連接出去的源端和背柵端，又因?yàn)楦邏浩骷炊司o挨著背柵端，在一般情況下源端與背柵端的電位是一致的，所以高壓器件的第五端即Nwell的電位與源端/背柵端相同。從原理上理解，當(dāng)兩個阱隔開之后，實(shí)際是增大基區(qū)面積（此處以寄生NPN型BJT為例），降低B來實(shí)現(xiàn)減弱寄生BJT開啟的風(fēng)險(xiǎn)。結(jié)合圖41與圖42可以更直觀的理解該器件結(jié)構(gòu)，源漏區(qū)除了相對poly1位置不一樣以外，所處環(huán)境也不一樣。 高壓器件的第五端此工藝可生產(chǎn)高壓器件（18V/30V/40V）和低壓器件（5V）；高壓器件的類型都是一樣的，但對于不同工作電壓的器件具體結(jié)構(gòu)有差異。此時如果hot well的橫截面積很大，那么此寄生NPN結(jié)構(gòu)產(chǎn)生的電流會相當(dāng)可觀，對周邊模塊是極其危險(xiǎn)的。Soft_start模塊：此模塊為芯片內(nèi)置的軟啟動電路，此模塊用于防止在芯片啟動時芯片的輸出電壓瞬時超調(diào)。圖31 理想情況下的芯片功能仿真圖 部分模塊功能介紹REF模塊:此芯片是作為內(nèi)部電路電源的一個內(nèi)置調(diào)節(jié)器。圖242 芯片頂層整體布局圖 頂層版圖芯片頂層最終版圖如圖243所示。②由于ESD感應(yīng)出高的電壓導(dǎo)致絕緣擊穿。ESD的主要危害：靜電放電是兩個具有不同靜電電位的物體,擊穿其間介質(zhì)而進(jìn)行放電的現(xiàn)象就是靜電放電。ESD是代表英文“Electrostatic Discharge”，即靜電放電的意思。以降低Rwell和Rsub的阻值。，可能會從保護(hù)電路中引入少量帶電載流子到阱或襯底中，也會引起可控硅（SCR）的觸發(fā)。在實(shí)際設(shè)計(jì)中，需要考慮到性能和面積及其它因素的折衷要求，常常將法法2 和法4 結(jié)合使用來消除天線效應(yīng)。但當(dāng)最高層出現(xiàn)天線效應(yīng)時，采用什么方法呢？這就是下面要介紹的另一種消除天線效應(yīng)的方法了。隨著工藝技術(shù)的發(fā)展，柵的尺寸越來越小，金屬的層數(shù)越來越多，發(fā)生天線效應(yīng)的可能性就越大，所以，我們一般不大會考慮天線效應(yīng)。圖28 新建Cellview 集成電路版圖可靠性需要避免的三大效應(yīng) PAE PAE簡介芯片中金屬線或者多晶硅(polysilicon)等導(dǎo)體，就像是一根根天線，當(dāng)有游離的電荷時，這些“天線”便會將它們收集起來，天線越長，收集的電荷也就越多，當(dāng)電荷足夠多時，就會產(chǎn)生放電對芯片內(nèi)部產(chǎn)生破壞，這就是天線效應(yīng)（PAE）。圖23 啟動cadence軟件之后，通過如圖24所示的操作步驟建立一個新的庫，在這個庫下完成版圖的編輯。版圖編輯（Virtuoso Layout Editor）是版圖編輯者最常用的設(shè)計(jì)工具， 模塊流程圖來介紹一下版圖編輯（Virtuoso Layout Editor）的使用。本項(xiàng)目來源于廈門元順微電子成都分公司的實(shí)際項(xiàng)目，在綜合市場因素和工藝水平的基礎(chǔ)上，利用cadence、calibre等EDA工具， BCD工藝設(shè)計(jì)了一款電流模高效率同步降壓型DCDC轉(zhuǎn)換器的版圖，從底層block開始到頂層的布局布線，在版圖結(jié)構(gòu)中做好匹配，屏蔽敏感信號，隔離高噪聲模塊與易受干擾模塊，做好latch_up防護(hù)，利用合理的ESD結(jié)構(gòu)防止靜電泄放。關(guān)鍵詞：高效率，同步整流，電流模式47 / 51ABSTRACTWith the integrated circuit has entered the deep submicron times,the layout design had became an important part of the integrated circuit industry is not only the chip can be generated,but also related to whether the actual product performance can achieve the expected ,it is very important to research layout design of the synchronous and stepdown converter.This chip is a highfrequency, synchronous,rectified, stepdown, switchmode converter with builtin power MOSFETs. It offers a very pact solution to achieve a 2A continuous output current with excellent load and line regulation over a wide input supply range. The MP1494 has synchronous mode operation for higher efficiency over the output current load range. Currentmode operation provides fast transient response and eases loop protection features include overcurrent protection and thermal shut MP1494 requires a minimal number of readilyavailable standard external ponents,and is available in a spacesaving 8pin package.Key words：highfrequency, synchronous rectifier,current mode目錄第1章． 課題整體框架 1 1 1 2第2章． 設(shè)計(jì)方案 3 軟件部分 3 軟件工具 3 cadence操作說明 3 集成電路版圖可靠性需要避免的三大效應(yīng) 7 PAE 7 Latch_up 8 ESD效應(yīng) 11 子模塊版圖 14 LDO模塊 14 UVLO模塊 15 freq_p模塊 16 control_logic模塊 17 current_sense模塊 18 EN模塊 19 HS_control模塊 19 OCP模塊 20 EA_pensation模塊 21 AAM模塊 22 Driver_HS模塊 23 Driver_Bootstrap模