東北大學(xué)秦皇島分校組成原理課程設(shè)計(jì)(完整版)
【正文】 T5(101) T4(100) T7(111) T4(100) T3(011) T6(110) T3(011) T5(101) T4(100) T3(011) PC→MAR (PCOE, MAREN) EM→W (EMEN, EMRD ,WEN) W→IR, PC+1→PC (IREN) 譯碼或測試 R?→MAR (RRD,MAREN) PC→MAR (PCOE,MAREN) PC→MAR (MAREN,PCOE) EM→W (EMRD,EMEN,WEN) W+A→DBUS→A (S2S0,AEN,CN=1,FEN) EM→ DBUS→ MAR ,PC+1→PC (EMRD,MAREN) EM→DBUS→PC (EMWR,EMEN,ELP) A→T (AEN) T→D D→DBUS→EM (EMWR) 三 .系統(tǒng)實(shí)現(xiàn) 模型機(jī)實(shí)現(xiàn) 1） .存儲(chǔ)器設(shè)計(jì) VHDL 語言： entity sram is Port ( addr : in STD_LOGIC_VECTOR (7 downto 0)。 architecture Behavioral of sram is type memory is array(0 to 255)of std_logic_vector(7 downto 0)。 then data1(addr1)=datain。 else dataout=(others=39。 ENTITY YWJCQ4 IS PORT(M:IN STD_LOGIC_VECTOR(1 DOWNTO 0)。 ELSIF (CP=39。 WHEN OTHERS=Q=Q。 2） RTL 邏輯電路 EM H B. 四位雙向移位寄存器 , 五 .總結(jié) 在 設(shè)計(jì)實(shí)驗(yàn)內(nèi)容一時(shí)，開始只設(shè)計(jì)出 5 個(gè)節(jié)拍，可是給出的是 7 個(gè)節(jié)拍，所以當(dāng)時(shí)很糾結(jié)，到底該怎么辦，后來經(jīng)過一番討論，想到了應(yīng)該是雙字節(jié)指令，第二個(gè)字節(jié)存放地址，所以應(yīng)該添加一個(gè) PC+1操作；然后再實(shí)驗(yàn)內(nèi)容二時(shí)，之前想到的是用多個(gè)芯片設(shè)計(jì)內(nèi)存，但后來發(fā)現(xiàn)，地址總線數(shù)為 8條，而存儲(chǔ)容量又得 64k*8bit，最終，在討論中又靈機(jī)一動(dòng)，想到了 DRAM 芯片， 8 個(gè)引腳可以擴(kuò)展成 16 個(gè)引腳，因而設(shè)計(jì)出一片 DRAM 芯片的存儲(chǔ)器；在實(shí)驗(yàn)內(nèi)容三上，操作過程中，輸出結(jié)果一直不對(duì)，后來檢查發(fā)現(xiàn)始終信號(hào)設(shè)置出問題了，改過來后，成功了！ 實(shí)驗(yàn)二的設(shè)計(jì)經(jīng)歷了幾番波折，但后來經(jīng)過老師的指導(dǎo)，我們有了方向，雖然做出的實(shí)體很簡單，但是也付出了很多，各種查閱資料，最終終于實(shí)現(xiàn)了！ 六 .心得 體會(huì) 說實(shí)話，剛一看到實(shí)驗(yàn)內(nèi)容，以及那兩個(gè)從未謀面的軟件，還有一門從未聽說過的 VHDL語言，腦袋就成漿糊了，但是，后來看進(jìn)去后，分布解決整個(gè)報(bào)告，發(fā)現(xiàn)不是那么困難，指令系統(tǒng) 上課也講過，參考課本，加上上課講的知 識(shí)，順利的完成了；接下來的實(shí)驗(yàn)內(nèi)容二，也
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1