【正文】 n) if(!rst_n) t_delay = 939。然后用I2C協(xié)議驅(qū)動(dòng)DAC8571，使光源能夠得到一個(gè)穩(wěn)定功率的光源LD，然后對(duì)ADS1115進(jìn)行驅(qū)動(dòng)使其能夠開始進(jìn)行模數(shù)轉(zhuǎn)換，再把模數(shù)轉(zhuǎn)換后的數(shù)字信號(hào)傳輸給FPGA，通過在FPGA中設(shè)置一個(gè)查表模塊，使得到的一個(gè)比較穩(wěn)定的溫度值，然后再通過LCD1602顯示出來。 FPGA的通用設(shè)計(jì)過程● 文本編輯：用任何文本編輯器都可以進(jìn)行，也可以用專用的HDL編輯環(huán)境。并且每個(gè)字節(jié)傳送時(shí)都是高位在前。2）地址：主設(shè)備發(fā)送地址信息，包含7位的從設(shè)備地址和1位的指示位（表明讀或者寫，即數(shù)據(jù)流的方向）。I2C是多主控總線，所以任何一個(gè)設(shè)備都能像主控器一樣工作，并控制總線。這些全局時(shí)鐘線以一種被稱之為時(shí)鐘樹的結(jié)構(gòu)形式遍布整個(gè)器件。經(jīng)常的情況是，為了通過芯片傳遞信號(hào)，路徑的延時(shí)變得比邏輯門的延時(shí)還要大[11]。每一個(gè)CLB都被連接到與它緊挨著的其他CLB上，如圖中左上角所示CLB。 可編程輸入/輸出塊可配置I/O模塊適用于將信號(hào)傳送到芯片上，然后再將信號(hào)傳出芯片。典型的CLB，它包含了用于任意組合邏輯函數(shù)的RAM；還包含了用于鐘控存儲(chǔ)單元的觸發(fā)器和多路選擇器，這樣就便于在模塊中為邏輯電路布線以及模塊內(nèi)部的邏輯電路與外部資源之間的布線連接。目前Lattice公司在上海設(shè)有研發(fā)部門[8]。由于其內(nèi)部結(jié)構(gòu)的不同，目前應(yīng)用較廣泛的有CPLD和FPGA。3）體積小、重量輕液晶顯示器通過顯示屏上的電極控制液晶分子狀態(tài)來達(dá)到顯示的目的，在重量上比相同顯示面積的傳統(tǒng)顯示器要輕得多。C4）在實(shí)驗(yàn)的時(shí)候我們要盡量的獲得更加精確實(shí)驗(yàn)數(shù)據(jù)才能夠更好的減少批量生產(chǎn)的價(jià)格。C 至 +125176。 6）工作溫度范圍為40～+85攝氏度 。下面就這兩種類型的模數(shù)轉(zhuǎn)換器做一下對(duì)比。PIN型光電二極管：響應(yīng)頻率高，可高達(dá)10GHZ，響應(yīng)速度快，供電電壓低，工作十分穩(wěn)定。外光電效應(yīng)：被光激發(fā)產(chǎn)生的電子溢出物質(zhì)表面，形成真空中的電子的現(xiàn)象。在這個(gè)部分我們要用到的DAC8571實(shí)現(xiàn)方案圖如下：圖21 DAC8571驅(qū)動(dòng)電路此為我們?cè)诜糯蟛糠钟玫搅薓AX4238，對(duì)從DAC8571獲得的電壓信號(hào)進(jìn)行放大。顯示模塊用于顯示此次設(shè)計(jì)中數(shù)據(jù)采集和處理的結(jié)果能夠以一個(gè)可以讓人看到的方式接收到。 整體設(shè)計(jì)方案提出系統(tǒng)整體設(shè)計(jì)方案，其系統(tǒng)框圖如圖1. 1所示。就直流電源還可以同時(shí)使用，斷電時(shí)可以自動(dòng)切換至直流。數(shù)據(jù)采集幾乎無孔不入，它已滲透到了地質(zhì)、醫(yī)藥器械、雷達(dá)、通訊、遙感遙測(cè)等各個(gè)領(lǐng)域，為我們更好的獲取信息提供了良好的基礎(chǔ)。 optical data conversion 1 緒論隨著科學(xué)的飛速發(fā)展，人們對(duì)很多東西的要求越來越高，在生活當(dāng)中，很多電子產(chǎn)品都向著集成化的方向發(fā)展，F(xiàn)PGA的使用就是一個(gè)熱門的課題。進(jìn)度安排應(yīng)盡可能詳細(xì)。確定方案，完成開題報(bào)告第4－5周：整理材料，編寫文獻(xiàn)綜述和開題報(bào)告第6－8周：熟悉光電轉(zhuǎn)換模塊，并設(shè)局電路圖和電路圖進(jìn)行設(shè)計(jì)第9－10周：鞏固以前學(xué)習(xí)的編程知識(shí)以及學(xué)習(xí)FPGA的相關(guān)知識(shí)第11－12周：進(jìn)行Verilog HDL編程仿真。數(shù)據(jù)格式與LOTUS、Excel相兼容。262XA共有21路模擬輸入通道，它可以直接測(cè)量電壓、電流、溫度、頻率和電阻等，8路數(shù)字輸入/輸出可以用于數(shù)字信號(hào)的處理，另外4路可以用于報(bào)警輸入。數(shù)據(jù)采集系統(tǒng)是計(jì)算機(jī)、智能儀器與外界物理世界聯(lián)系的橋梁，是獲取信息的重要途徑。本學(xué)位論文屬于保密囗，在 年解密后適用本授權(quán)書不保密囗 。本人完全意識(shí)到本聲明的法律后果由本人承擔(dān)。光電轉(zhuǎn)換過程的原理是光子將能量傳遞給電子使其運(yùn)動(dòng)從而形成電流。數(shù)據(jù)采集器的研制在國(guó)外已經(jīng)相當(dāng)成熟，而且數(shù)據(jù)采集器的種類也不斷增多，性能越來越好，功能越來越強(qiáng)大。RS232接口為標(biāo)準(zhǔn)配置，可以用于向計(jì)算機(jī)傳輸數(shù)據(jù)和控制。用Verilog語(yǔ)言實(shí)現(xiàn)數(shù)據(jù)采集和處理，就要針對(duì)性的學(xué)習(xí)和掌握verilog編程語(yǔ)言在數(shù)字電路中的應(yīng)用，首先多看些書，弄懂它的核心思想，然后多看一些實(shí)際例子，相信這樣更有助于一種新語(yǔ)言的學(xué)習(xí)，在這之中我們需要了解現(xiàn)場(chǎng)可編程門陣列的基本知識(shí)和應(yīng)用情況。課題有一定的難度，報(bào)告研究有探索性和深度，達(dá)到本科生必要論文的要求。本文的特色在于利用FPGA的可精準(zhǔn)控制時(shí)間，從而達(dá)到很準(zhǔn)確的控制I2C協(xié)議實(shí)現(xiàn)通信。數(shù)據(jù)采集的任務(wù)，具體地說，就是采集傳感器輸出的模擬信號(hào)并轉(zhuǎn)換為FPGA能識(shí)別的數(shù)字信號(hào)，然后送入FPGA或相應(yīng)的信號(hào)處理系統(tǒng)，根據(jù)不同需要進(jìn)行相應(yīng)的計(jì)算和處理，得出所需要的數(shù)據(jù)。當(dāng)某個(gè)模擬通道的輸入信號(hào)超過設(shè)定報(bào)警限，在對(duì)應(yīng)的I/O口就輸出一個(gè)低電平，每個(gè)模擬通道可以設(shè)置兩個(gè)報(bào)警限。在國(guó)內(nèi)，由于數(shù)據(jù)采集及技術(shù)不斷發(fā)展，市場(chǎng)上出現(xiàn)了各種新型的數(shù)據(jù)采集器。FPGA是控制模塊的核心部分。以下就對(duì)這三個(gè)部分做簡(jiǎn)要的介紹。其對(duì)應(yīng)關(guān)系如下：圖24 反射率和溫度之間關(guān)系圖25 Ge薄膜的厚度不同反射率的差異根據(jù)上面兩個(gè)圖可以從兩個(gè)方面來理解光纖溫度傳感大體上是線性的但是在小的地方，大體的找出溫度的變化，然后再根據(jù)薄膜厚度的通具體的找出溫度的變化和反射率的關(guān)系，通過定標(biāo)實(shí)驗(yàn)徹底的找出給出一個(gè)對(duì)應(yīng)的關(guān)系，這樣就能夠得到一個(gè)比較準(zhǔn)確的溫度[2]。光敏電阻的優(yōu)缺點(diǎn)：1)優(yōu)點(diǎn)：其光譜響應(yīng)范圍相當(dāng)寬；工作電流大；所測(cè)剛強(qiáng)范圍寬，既可測(cè)光強(qiáng)，也可測(cè)弱光；靈敏度高，光電導(dǎo)增益大于1；偏置電壓低，無極性之分，使用方便。然而FPGA不能夠識(shí)別模擬信號(hào)所以需要把電信號(hào)轉(zhuǎn)化成數(shù)字信號(hào)。 3）轉(zhuǎn)換時(shí)間為100μs(時(shí)鐘為640kHz時(shí))，130μs（時(shí)鐘為500kHz時(shí)）。它的主要特性如下：1）QFN (RUG) 封裝： x x 2）數(shù)據(jù)數(shù)率：8 – 860SPS3）電源電流：150181。C 至 +125176。除此之外，它還有一些其他的優(yōu)點(diǎn)：1）顯示質(zhì)量高由于液晶顯示器每一個(gè)點(diǎn)在收到信號(hào)后就一直保持那種色彩和亮度，恒定發(fā)光，而不像陰極射線管顯示器（CRT）那樣需要不斷刷新新亮點(diǎn)。 FPGA簡(jiǎn)介在可編程邏輯器件芯片內(nèi)部，按一定的排列方式集成了大量的門和觸發(fā)器等基本邏輯元件。與ALTERA和XILINX相比，其開發(fā)工具比略遜一籌。圖 31 FPGA內(nèi)部結(jié)構(gòu)圖同樣，還有一個(gè)時(shí)鐘電路用于驅(qū)動(dòng)時(shí)鐘信號(hào)到每一個(gè)邏輯模塊中的每一個(gè)觸發(fā)器。FPGA的這種優(yōu)于CPLD的優(yōu)點(diǎn)，意味著設(shè)計(jì)者能夠用幾個(gè)CLB串聯(lián)在一起來實(shí)現(xiàn)非常復(fù)雜的邏輯。在每一個(gè)引腳上的輸入和輸出緩沖器的組合以 及它們的可編程性，意味著每一個(gè)I/O模塊都可以被用于一個(gè)輸入信號(hào)、一個(gè)輸出信號(hào)或者一個(gè)雙向信號(hào)。這些開關(guān)矩陣允許信號(hào)從一個(gè)開關(guān)矩陣傳遞到另一個(gè)開關(guān)矩陣，再傳遞到下一個(gè)開關(guān)矩陣，最后連接到CLB。 時(shí)鐘電路特殊的I/O模塊被分布在芯片的周圍。它是同步通信的一種特殊形式，具有接口線少，控制方式簡(jiǎn)單，器件封裝形式小，通信速率較高等優(yōu)點(diǎn)。主控器為數(shù)據(jù)傳輸產(chǎn)生時(shí)鐘信號(hào)。傳輸可以被終止和從新開始。5）總線沖突時(shí)，按“低電平優(yōu)先”的仲裁原則，把總線判給在數(shù)據(jù)線上先發(fā)送低電平的主器件?！?時(shí)序仿真：需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗(yàn)證電路的時(shí)序。第一，首先FPGA中的時(shí)鐘信號(hào)是50MHz，遠(yuǎn)遠(yuǎn)不能夠?qū)崿F(xiàn)I2C協(xié)議中要求的SCL時(shí)鐘線，第一步就是對(duì)FPGA所提供的時(shí)鐘信號(hào)進(jìn)行分頻處理。 //計(jì)數(shù)到10us為scl的周期，即100KHz else t_delay = t_delay+139。 //拉低數(shù)據(jù)線sda，產(chǎn)生起始位信號(hào) cstate = ADD1。 //num計(jì)數(shù)清零 sda_r = 139。 case (num) 439。 439。 default: 。 //從機(jī)響應(yīng)信號(hào) db_r = `BYTE_ADDR。 end else if(`SCL_HIG) begin sda_r = 139。I2C協(xié)議首先當(dāng)總線為空閑的時(shí)候開始也就是SDA和SCL都是高電平，主機(jī)把SDA信號(hào)拉低就可以產(chǎn)生一個(gè)開始信號(hào)。通過SDA來使能和接收想要的數(shù)據(jù)。到這，需要從轉(zhuǎn)換寄存器中讀取數(shù)據(jù)，所需要發(fā)送的信號(hào)是：第一個(gè)字節(jié)：0b10010001（前七位I2C地址后接一讀位）。第4腳：RS為寄存器選擇，高電平時(shí)選擇數(shù)據(jù)寄存器、低電平時(shí)選擇指令寄存器。（說明：1為高電平、0為低電平）。指令7：字符發(fā)生器RAM地址設(shè)置。然后通過在頂層程序中調(diào)用這個(gè)模塊而達(dá)到能夠?qū)崿F(xiàn)我們想要的把FPGA中的溫度數(shù)據(jù)信號(hào)加載到LCD上，實(shí)現(xiàn)數(shù)據(jù)處理和顯示的功能。雖然這個(gè)仿真圖是出來了，焊接了電路板，電路還是沒有驅(qū)動(dòng)成功，這是一個(gè)用了比較多的器件的一個(gè)電路圖，我認(rèn)真的檢查過焊接過的電路圖，但是沒有找出問題，所以說調(diào)試一個(gè)硬件電路是比較麻煩耗時(shí)，而且讓人很煩躁的一件事情。FPGA在時(shí)序的控制精度是相當(dāng)高的，可以達(dá)到10個(gè)ns，所以對(duì)于比較精確的時(shí)間控制器件例如CCD的控制是相當(dāng)重要的。感謝實(shí)驗(yàn)室的師兄們給我的幫助，還有物理樓其他實(shí)驗(yàn)室的師兄、師姐們，是你們給了我機(jī)會(huì)。在于寫論文這個(gè)方面，要多和老師交流自己才能確定方向，知道自己應(yīng)該在什么方向上努力，而且不要把事情看得很簡(jiǎn)單，其實(shí)每一件復(fù)雜的東西都是由于簡(jiǎn)單的東西構(gòu)成的，由于在工作考研上面的不順利，我在畢業(yè)設(shè)計(jì)上的時(shí)間相對(duì)較少，所以做的比較匆忙，以至于東西做的有些粗糙。從這次我做的工作來看，其接線都是通過SCL和SDA兩根線連接的，所以在硬件方面的集成性是比較高的，由于實(shí)驗(yàn)結(jié)果沒有出來，不能看到其處理速度方面的優(yōu)勢(shì)。在這次設(shè)計(jì)中，做的I2C協(xié)議程序，和DAC8571的驅(qū)動(dòng)，ADS1115的驅(qū)動(dòng)，以及LCD1602的驅(qū)動(dòng)。指令9：讀忙信號(hào)和光標(biāo)地址 BF：為忙標(biāo)志位，高電平表示忙，此時(shí)模塊不能接收命令或者數(shù)據(jù)，如果為低電平表示不忙。指令2：光標(biāo)復(fù)位，光標(biāo)返回到地址00H。當(dāng)RS和R/W共同為低電平時(shí)可以寫入指令或者顯示地址，當(dāng)RS為低電平R/W為高電平時(shí)可以讀忙信號(hào)，當(dāng)RS為高電平R/W為低電平時(shí)可以寫入數(shù)據(jù)。第三個(gè)字節(jié)：就是接收轉(zhuǎn)換寄存器中的LSB的相應(yīng)。第二個(gè)字節(jié)：0b00000001（指向配置寄存器）。開始信號(hào)之后主機(jī)產(chǎn)生一個(gè)串行的時(shí)鐘脈沖，輸出一個(gè)數(shù)據(jù)地址ADDRESS[7:0]，在產(chǎn)生一個(gè)位時(shí)，主機(jī)必須保證能夠產(chǎn)生有效信息，也就是在SCL信號(hào)為高電平時(shí)SDA必須保持穩(wěn)定狀態(tài)，一個(gè)字節(jié)的數(shù)據(jù)包括七位的地址數(shù)據(jù)（1001100，假設(shè)A0為0）和一位的讀寫數(shù)據(jù)位，在這八位后面的第九位為響應(yīng)信號(hào)，如果DAC8571和主機(jī)匹配，他會(huì)把SDA上信號(hào)拉低。 //scl為高時(shí)，sda產(chǎn)生上升沿（結(jié)束信號(hào)） cstate = STOP2。 //等待從機(jī)響應(yīng) end應(yīng)答信號(hào)之后就是多個(gè)數(shù)據(jù)的傳輸以及應(yīng)答，和上面的方法相似，所以就在此不提及。d7num]。 439。 439。 sda_link = 139。d0。 //時(shí)鐘計(jì)數(shù)end第二，根據(jù)時(shí)鐘信號(hào)我們就開始來設(shè)計(jì)開始信號(hào)如何產(chǎn)生和結(jié)束，以及傳輸過程中數(shù)據(jù)的傳輸讀寫控制還有就是主機(jī)如果來回復(fù)應(yīng)答信號(hào)的。 //500循環(huán)計(jì)數(shù)，產(chǎn)生iic所需要的時(shí)鐘reg scl_r。 FPGA設(shè)計(jì)在此次設(shè)計(jì)中的軟