幾種fpga的fir濾波器方案詳析(完整版)
【正文】 gnedMultiplier，所以我們必須先對編碼做一定轉(zhuǎn)換后送入無符號乘法器，然后將結(jié)果通過另一個與之相反的網(wǎng)絡(luò)，使結(jié)果正確。乘法的結(jié)果出現(xiàn)在A和Q寄存器中。輸入緩沖FIFO的讀寫時鐘的時序關(guān)系圖：在in_clk的上升沿，緩沖FIFO寫入一個外界數(shù)據(jù)x[n]，在該個in_clk的上升沿余下一個in_clk的上升沿之間，F(xiàn)IFO中的數(shù)據(jù)經(jīng)過out_clk時鐘將FIFO中的N個數(shù)據(jù)x[n]~x[n(N1)]讀出倒下一個模塊進(jìn)行運(yùn)算。系統(tǒng)在實(shí)際運(yùn)行的過程中，先將外界的一個信號x[n]采樣進(jìn)來，然后將數(shù)據(jù)FIFO的鏡像相加，最后將和數(shù)與系數(shù)ROM一起送到MAC單元移位相乘。此時當(dāng)mac_clk的上升沿出現(xiàn)時，開始進(jìn)行FIFO和ROM的數(shù)據(jù)讀出，并送入MAC單元進(jìn)行下一步的處理。可以看出在”index”信號的作用下，F(xiàn)IR濾波器的悉數(shù)被一個一個地“讀”出來（圖中的coe_out信號）。第四次寫入的數(shù)據(jù)為”004ba7” ……全景仿真圖結(jié)束語由于采用高度的時分復(fù)用模型，故能采取最少的硬件資源實(shí)現(xiàn)該高性能FIR濾波器，但是高度的時分復(fù)用對時序設(shè)計(jì)提出了較高的要求，在考慮延遲（包括：器件延遲、路徑延遲，等）的問題上必須要仔細(xì)，否則可能達(dá)不到時序上的要求，這需要仔細(xì)的分析每個模塊的關(guān)鍵路徑，并設(shè)置一些約束條件來保證時序關(guān)系的正確性。由于在”in_clk”第一次寫入的數(shù)據(jù)為”000000”由于第一次寫入的數(shù)據(jù)為”000000”，所以第一次讀出的數(shù)據(jù)為”000000+000000=000000”。由于MACcell中的BoothMultiplier是下降沿時鐘有效，但是我們看到，由于reset信號的失效時刻到再次有效與系數(shù)采樣時鐘 (mac_clk) 之間有一個base_clk空操作信號，所以這會產(chǎn)生錯位移位運(yùn)算！這里采用“動態(tài)鎖死”技術(shù)【DynamicCapture228。在以上的時序關(guān)系圖中正好體現(xiàn)了這個特點(diǎn)：當(dāng)reset 信號變?yōu)闊o效以后的緊接著的上升沿中（圖中前面3個采樣點(diǎn)），將數(shù)據(jù)采樣并壓入FIFO中，并且執(zhí)行FIFO的鏡像相加。當(dāng)Reset信號有效時，F(xiàn)IFO被清零，并且讀寫指針都指向首地址。控制邏輯也是每次掃描乘數(shù)的一位（掃描的次數(shù)位Q長度1），但同時也要檢查右邊的一位。在編碼方案中，二進(jìn)制補(bǔ)碼表示法是目前DSP領(lǐng)域最為流行的有符號數(shù)字表示法，在該編碼方案中，若最高位為’0’，則表示該數(shù)為正數(shù)，反之則表示為負(fù)數(shù)。1)2714LUTs10811479237MACcell實(shí)現(xiàn)：MACcell是由一個乘法器和一個累加器組成，累加器設(shè)計(jì)較為簡單，也不會占用太多的資源，關(guān)鍵在于乘法器的設(shè)計(jì)。理論上一共節(jié)約了。很明顯，當(dāng)系數(shù)c太小時，很容易被量化間距所造成的量化噪聲所淹沒，而完全不能恢復(fù)。當(dāng)采用27bit量化時才能取得較好的結(jié)果。所以我們在實(shí)現(xiàn)輸入值x[n]的緩沖時，將緩沖設(shè)置成兩個鏡像對稱的緩沖器topbuffer amp。量化誤差分析理論設(shè)計(jì)的FIR濾波器系數(shù)都是無限精度的，當(dāng)他們有硬件實(shí)現(xiàn)時，必須要量化，這必然引起量化誤差。幾種FPGA的FIR濾波器方案詳析作者：日期：FIR 濾波器設(shè)計(jì)方案DesigneryaoguaiwsFIR濾波器的基本結(jié)構(gòu)一． 橫截型(卷積型、直接型)DirecttypeFIR濾波器的差分方程表達(dá)式
公司管理相關(guān)推薦
鄂ICP備17016276號-1