【正文】 3 例 2 邏輯圖 第四章 組合邏輯電路 第四章 組合邏輯電路解 : 第一步：寫出函數(shù)表達式 。 第四章 組合邏輯電路 第四章 組合邏輯電路例 3 分析圖 4 5 所示電路。 由真值表可看出這是兩個一位二進制的加法電路 。一般按 (1) 將文字描述的邏輯命題變換為真值表 這是十分重要的一步 。 真值表如表 44所示 。 解 :（ 1） 這是一個碼制變換問題 。圖 4 – 9 例 5 邏輯圖 （ 3）邏輯圖 第四章 組合邏輯電路 第四章 組合邏輯電路例 6 設計一個比較 1位二進制數(shù)大小的邏輯電路 解：兩個數(shù)比較有大于、等于、小于三種情況。 分別用與非門和與或非門設計舉重裁判電路，有A、 B、 C、 D四個裁判， A為主裁判，只有當主裁判同意，并有其它一個或一個裁判以上同意，才算通過。 (4)抗干擾能力高 。 第四章 組合邏輯電路 第四章 組合邏輯電路 半加器有兩個輸入端，分別為加數(shù) A和被加數(shù) B。BiAiCi － 1Ci ＋ 1Si圖 4 – 4 用異或門構成全加器 第四章 組合邏輯電路 第四章 組合邏輯電路1____1________1__1__1__1__1________??????????????iiiiiiiiiiiiiiiiiiiiCACBBACCBACBACBACBASAiBiCi － 1Ci ＋ 1Si111≥1amp。amp。amp。圖 4–7 74LS283 邏輯圖與引腳圖 (a) 邏輯圖 (b) 引腳圖 第四章 組合邏輯電路 第四章 組合邏輯電路 由于 74LS283采用了超前進位，故 10ns便可產(chǎn)生進位輸出信號 CO(即 C3),但利用 74LS283級聯(lián)擴展成八位或多于八位的二進制加法器時，片間仍然串行進位，影響了運行速度?！?≥1≥1 11111111P1G3P2G2P11G11P01G01 1GnGn ＋ xGn ＋ yGn ＋ z12345678161514131211109G N DFPP3G3P0G0P1G1FGGn ＋ zGnG2P2UCC( b )Gn ＋ yGn ＋ x( a )amp。 減法運算也可以用加法器，其方法是用被減數(shù)加上減數(shù)的補碼。圖 4 – 10 利用全加器實現(xiàn)二進制的乘法 輸入： A0、A B0、 B1。 如上述后兩種情況： 第四章 組合邏輯電路 第四章 組合邏輯電路 故修正電路應含一個判 9 電路 ， 當和數(shù)大于 9 時對結果加 0110， 小于等于 9 時加 0000。 譯碼： 把一組二進制代碼的特定含義譯出來的過程稱為譯碼 。 編碼表－ 將信息與代碼的對應關系，用表格列出來就是編碼表。 0 BC 00 01 11 10 4 1 3 2 5 7 6 0 1 A 圖 4–16 三位二進制代碼編碼矩陣 第四章 組合邏輯電路 第四章 組合邏輯電路表 4–9 三位二進制編碼表 自然數(shù) N 二進制代碼 A B C 0 1 2 3 4 5 6 7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 第四章 組合邏輯電路 第四章 組合邏輯電路第二步由編碼表列出二進制代碼每一位的邏輯表達式 。圖 4 – 19 8421BCD碼編碼器 如 S在位置 6，即接地，則其它均屬高電位， 故 ABCD=0110。 74LS148是 8線－ 3線優(yōu)先編碼器，其應用非常廣泛 ,例如，常用計算機鍵盤，其內(nèi)部就是一個字符編碼器。 CS＝ 0 表示 A0A1A2 是編碼輸出； CS＝ 1 表示 A0A1A2不是編碼輸出。串行擴展所用器件少，并行擴展運行速度高。 熒光 發(fā)光二極管譯碼器 液晶顯示譯碼器 譯碼器分類 變量譯碼器 顯示譯碼器 二進制譯碼器 二－十進制譯碼器 第四章 組合邏輯電路 第四章 組合邏輯電路 譯碼器的作用是將代碼的原意 “ 翻譯 ” 出來，用一個特定的輸出信號來代表。 第四章 組合邏輯電路 第四章 組合邏輯電路0 BC 00 01 11 10 4 1 3 2 5 7 6 0 1 A 圖 4– 22 三位二進制譯碼矩陣 第四章 組合邏輯電路 第四章 組合邏輯電路表 4–12 譯碼表 A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 自然數(shù) N 0 1 2 3 4 5 6 7 第四章 組合邏輯電路 第四章 組合邏輯電路 由于每個方格都由一個數(shù)據(jù)占有 ， 沒有多余狀態(tài) ， 所以將每個方格自行圈起來即可 。 amp。 amp。 ② 為了降低功率損耗 ， 譯碼器的輸出端常常是反碼輸出 ， 即輸出低電位有效 。amp。在 E3= 0的前提下，當 D＝ 0時， (I)片選中， (Ⅱ) 片禁止，輸出由 (I)片決定。常見的七段字符顯示器有半導體數(shù)碼管和液晶顯示器。 a b c d－e f － gA。它所需驅(qū)動電壓低 ， 工作電流非常小 ， 配合 CMOS電路可以組成微功耗系統(tǒng) ， 廣泛地用于電子鐘表 、 電子計算器儀器儀表及彩電的圖像顯示等 。 第四章 組合邏輯電路 第四章 組合邏輯電路0DC00 01 11 1011 1 00 0 0000 1 11 1 100011110BACAD C B ADB圖 4 – 33 a段的化簡 以 a段為例，進行化簡 第四章 組合邏輯電路 第四章 組合邏輯電路ABCDDBACABCDDBACa ??????b C B A D B A D B C B A D B A D B? ? ? ? ? ?c C B A D C C B A D C? ? ? ?d C B A C B A C B A C B A C B A C B A? ? ? ? ? ?e A C B A C B? ? ? ?f B A C B C D A B A C B C D A? ? ? ? ? ?g CAB D CB CAB D CB? ? ? ?同理可以得到 第四章 組合邏輯電路 第四章 組合邏輯電路集成時為了擴大功能 ， 增加附加控制功能 : 熄滅輸入信號 BI 燈測試信號 LT 滅 “ 0”輸入 RBI 滅 “ 0”輸出 RBO 其功能介紹如下： 熄滅輸入信號 BI： 當 BI=0 時，不管其它輸入端狀態(tài)如何，七段數(shù)碼管均處于熄滅狀態(tài)，不顯示數(shù)字。 第四章 組合邏輯電路 第四章 組合邏輯電路表 4 – 14 真值表 增加附加控制功能的七段顯示譯碼器的真值表 燈測試信號 LT： 當 BI=1， LT=0 時，不管輸入 DCBA狀態(tài)如何， 七段均發(fā)亮，顯示“ 8”。 amp。 amp。 amp。 amp。 amp。amp。amp。 實現(xiàn)對被減數(shù)、減數(shù)進行減法運算而得到差及向相鄰高位借位的邏輯電路稱為全減器。amp。amp。amp。amp。 amp。 amp。 滅“ 0”輸入 RBI:當BI=LT=1， RBI=0 時，輸入 DCBA為 0000， 各段均熄滅，不顯示“ 0”。它主要用來檢測數(shù)碼管是否損壞 。 液晶顯示器件本身不發(fā)光，而是依靠在外電場作用下，利用液晶分子的排列方向發(fā)生變化，使外光源透光率改變 (調(diào)制 )，完成電 光變換，即調(diào)制外界光線，使液晶不同部位顯現(xiàn)反差來達到顯示的目的。 低電平發(fā)光 高電平發(fā)光 半導體發(fā)光二極管顯示器件的優(yōu)點是體積小、工作可靠、壽命長、響應速度快、顏色豐富。 第四章 組合邏輯電路 第四章 組合邏輯電路a b c d－e f － g LED數(shù)碼管 發(fā)光二極管可以封裝成單個的發(fā)光二極管，也可以封裝成七段數(shù)碼管，如右圖所示，圖中，每一段都是一個發(fā)光二極管。 它是用來驅(qū)動數(shù)碼管的 MSI。01234567111111A2A1A0amp。 第四章 組合邏輯電路 第四章 組合邏輯電路amp。 amp。圖 4– 23 三位二進制碼譯碼器 第四章 組合邏輯電路 第四章 組合邏輯電路十進制譯碼器 。 寫出表達式： A B CCBACBACBACBACBACBACBA????????76543210____________第四章 組合邏輯電路 第四章 組合邏輯電路0 1 2 3 4 5 6 7111CBAamp。 譯碼器的輸入為編碼信號，對應每一組編碼有一條輸出譯碼線。 圖 4 – 21 兩片 83優(yōu)先編碼器擴展為164優(yōu)先編碼器的連接圖 第四章 組合邏輯電路 第四章 組合邏輯電路? 工作原理 由圖可以看出， 高 位片的使能輸出端 Eo接到低位片的使能輸入端 EI。 設置 Eo的目的，在于擴大電路功能，可方便地將 8—3優(yōu)先編碼器擴為16—4優(yōu)先編碼器。 下面以 74LS148為例來討論集成優(yōu)先編碼器。 例 : 電話室有三種電話， 按由高到低優(yōu)先級排序依次是火警電話，急救電話，工作電話，要求電話編碼依次為 00、 0 10。 如 S在位置 5，表示它接高位，其它均屬接地，故ABC＝ 101 A=4+5+6+7 B=2+3+6+7 C=1+3+5+7 第四章 組合邏輯電路 第四章 組合邏輯電路例 12 將十進制數(shù) 0， 1， 2， …， 9 編為 8421BCD碼 。 2n種狀態(tài)能表示 2n個數(shù)據(jù)和信息 。 第四章 組合邏輯電路 第四章 組合邏輯電路 一位二進制數(shù)可表示 “ 0”和 “ 1”兩種狀態(tài) ， n位二進制數(shù)則有 2n種狀態(tài) 。 S3S200 01 11 10121315 1114 1000011110S1S0S3S2S3S14 3 2 3 1F C S S S S? ? ?進位位 除了上述大于 9時的情況外，如相加結果產(chǎn)生了進位位，其結果必定大于 9，所以大于 9的條件里加了進位位 C4 若用與非門實現(xiàn)，就在原式的基礎上，兩次求反 _ _ _ _ _ _ _44 3 2 3 1 3 2 3 1F C S S S S C S S S S? ? ? ? ? ?第四章 組合邏輯電路 第四章 組合邏輯電路圖 4 – 12 一位 8421BCD碼加法器電路圖 第四章 組合邏輯電路 第四章 組合