【正文】 the channel. This effect is known as “charge sharing” and effectively reduces the gate control over the channel of the device. ?The offstate leakage current will increase since the gate doesn’t have full control of turning the device off. ?“Gate control” is the most important concept in the physics of a transistor for proper operation. 短溝道效應的主要機制 ?次表面穿通 ?源漏電荷共享 ?漏致勢壘降低效應 SIMIT 50 SMIC 漏致勢壘降低效應 Drain Induced Barrier Lowering ?Michael Stockinger, ?With the drain bias is increased, the surface potential in the drain region increases. ?Additionally, the surface potential also increases into the drain side of the channel. This results in lowering of the thermal barrier that is supposed to be fully controlled by the gate. SIMIT 51 SMIC Influence of DIBL on Subthreshold and VT ?The reduction in surface potential, or energy barrier, is known as Drain Induced Barrier Lowering (DIBL). ?DIBL manifests itself in multiple ways in electrical characteristics of a transistor known as “Short Channel Effects.” SIMIT 52 SMIC ?SiON Scaling Running Out Of Atoms ?Poly Depletion Limits Inversion TOX Scaling Gate Dielectric Scaling Running Out Of Atoms SIMIT 53 SMIC 其中 k1和 k2為與光刻工藝相關的參數(shù)。 ?對于 PMOS器件遷移率的提高自于中心布里淵區(qū)重輕空穴能帶的分離，導致較低帶間散射，同時應力引起價帶結構的畸變，空穴有效質量降低，空穴遷移率增加 ?對于 100nm的器件 ,優(yōu)化應力設計提高載流子遷移率顯得非常重要 SIMIT 63 SMIC Hybrid orientation Technology (HOT), gives up to 65% improvement in PFET performance but increase the plexity and difficulty in processing and the cost in manufacturing Source: IBM 混合晶向技術 (Hybrid Orientation Technology) SIMIT 64 SMIC 鍺硅源漏 PMOSFET器件 Intel: IEDM 2022 ?90 nm: 17% Ge ?65 nm: 23% Ge ?45 nm: 30% Ge PChannel MOSFET mobility much improved! SIMIT 65 SMIC Advanced MOSFET器件 Intel/IMEC: IEDM 2022 ILD PSi NWELL P WELL highk N+ N+ highk SiGe STI SiGe nMOS WF TaCx pMOS WF TaCx Ny Dual Nitride Stress Liner Compressive Tensile pMOS Halo nMOS Halo Low Resistance Al Fill ?Gate First Process ?High k Gate Dielectric (HfSiON) ?SDDM(Single Dielectric Dual Gate Metals) ?DSL (Dual Stress Liner) ?SMT (Stress Mobility Technology) ?Strained Silicon SiGe S/D Engineering SIMIT 66 SMIC 平面分離雙柵場效應晶體管（ Planar Split DG MOSFET） 一種全新的平面分離雙柵金屬氧化物半導體場效應晶體管 , 該器件垂直于溝道方向的電場 EZ為一非均勻場。高度越高則傳導電流越大，但由于硅片表面高低落差增加，工藝控制的困難度也變大。柵 柵耦合作用增強了對溝道的靜電控制能力。 (b) 全耗盡型 SOI MOSFET。 需要通過改進器件結構加以抑制 。 柵氧化層厚度 d ～ 20197。 柵氧化層厚度 d ～ 32197。該工藝同時減小了源 /漏電極和柵電極的薄膜電阻，降低了接觸電阻，并縮短了與柵相關的 RC延遲 器件設計參數(shù) : 器件溝道長度 L ～ 。熱載流子注入效應與制造工藝和氧化層膜特性有關。 電源電壓 VD: 12V ILD oxide PSub N+ N+ SIMIT 9 SMIC N溝道自對準多晶硅柵 MOSFET 進入 80年代 , 主要器件為自對準多晶硅柵互補式金屬氧化物半導體場效應晶體管 (CMOS)器件。 電源電壓 VD: 12V ILD oxide NSub P+ P+ SIMIT 8 SMIC R. W. Bower and R. G. Dill, Insulated gate field effect transistors fabricated using the gate as sourcedrain mask, IEDM Tech. Dig., pp. 102 104, October 1966. ?Form the sourcedrain junction using the gate itself as the channel mask ?Eliminate the gate alignment problem ?Simplify fabrication ?Reduce the parasitic gate capacitance N溝道鋁柵 MOSFET 大約 70年代中期 , 主要器件為 N溝道鋁柵 MOSFET。 MOSFET器件 : 回顧與展望 肖德元 中國科學院上海微系統(tǒng)與信息技術研究所 中芯國際集成電路 (上海 )有限公司系統(tǒng)芯片研發(fā)中心 2022年 11月 2日 內(nèi)容 ? 微電子技術成就 ? MOSFET器件發(fā)展歷程 ? 典型 CMOS工藝流程模塊 ? 典型 CMOS制作工藝流程 ? MOSFET器件面臨的挑戰(zhàn) ? MOS器件結構研究最新進展 ? FinFET器件研究進展 ? 可供選擇的新穎器件 SIMIT 2 SMIC ? 微電子技術成就 ? MOSFET器件發(fā)展歷程 ? 典型 CMOS工藝流程模塊 ? 典型 CMOS制作工藝流程 ? MOSFET器件面臨的挑戰(zhàn) ? MOS器件結構研究最新進展 ? FinFET器件研究進展 ? 可供選擇的新穎器件 SIMIT 3 SMIC 微電子產(chǎn)業(yè)的成長 SIMIT 4 SMIC 微電子技術取得的進步 10 5107 5108 年 份 1959 1971 2022 比率 設計規(guī)則 (181。 由于鈉離子的沾污得到有效的控制 , N溝道鋁柵 MOSFET具有良好的性能 , 因而得到廣泛應用。由于采用了自對準工藝 , 多晶硅柵與 n+區(qū)域之間的交迭可以控制得很緊 , 導致非常小的寄生電容并且改善了器件的可靠性。在源區(qū)也形成輕摻雜區(qū)并不能改善器件的性能 , 只是盡可能地降低了工藝的復雜程度。 柵氧化層厚度 d ～ 65197。 源漏結深 j ～ 。 源漏結深 j ～ 。 功率耗散問題 ：集成密度和工作頻率的增加 ， 使得芯片單位面積內(nèi)的功耗急劇增加 ，降低功耗和增強散熱成為集成電路開發(fā)的一個重要考慮因素 。 (c) 累積型 SOI MOSFET。雙柵器件亞閾值斜率陡直，驅動能力強，有效地抑制了短溝道效應 SIMIT 70 SMIC 鰭狀場效應晶體管（ FinFET） Good immuity to SCE and DIBL ?FinFET的結構是一個立于一絕緣的襯底上高而薄的溝道且呈一凸起的鰭狀（ fin） , 看起來很像鯊魚的背鰭因而得名。厚度的大小會明顯影響到器件的特性 ,一般最佳的厚度約在 L的 2/3左右。 ?應變硅方案 : ?對于空穴導電的 PMOS晶體管 ,硅溝道設計成壓縮性的應變 (Compressive) ?對于電子導電的 NMOS晶體管 ,硅溝道設計成拉伸性的應變 ((Tensile) ?制備應變硅的方法 : ?在晶體管制作前在襯底上形成應變，被稱作 “ 全局 ” 應變 ,應變是雙軸的 ?在晶體管周圍通過 “ 局部 ” 膜層引入應變 , 為單軸應變 ,可以有效地提高空穴載流子遷移率，含 17%鍺的鍺硅層可以把 PMOS的驅動電流提高 25% ?兩種方法都可以采用選擇性外延技術完成 Strained Channel SIMIT 62 SMIC 應力對器件的影響