[工程科技]電子測(cè)試技術(shù)(完整版)
【正文】 別如下： CP /CR /LD ETP ETT 操作狀態(tài) ↑ 1 0 預(yù) 置 ↑ 1 1 0 保 持 ↑ 1 1 0 保 持 ↑ 1 1 1 1 計(jì) 數(shù) 0 清 除 74LS47 BCD碼七段譯碼器 74LS47譯碼器功能表見 P130，外引線排列圖如下： ? 共陽接法就是把發(fā)光二極管的陽極都連在一起接到高 電平上，與其配套的譯碼器為 74LS4 74LS47。 掌握集成 JK觸發(fā)器邏輯功能的測(cè)試方法。 一 .實(shí)驗(yàn)?zāi)康? 二 .實(shí)驗(yàn)原理 數(shù)據(jù)選擇器的典型應(yīng)用之一 ——邏輯函數(shù)產(chǎn)生器 八選一數(shù)據(jù)選擇器 74LS151的外引線排列圖和功能表分別如下： 輸 入 輸 出 選 擇 選通 數(shù) 據(jù) 反碼數(shù)據(jù) A2 A1 A0 /ST Y /W 1 0 1 0 0 0 0 D0 /D0 0 0 1 0 D1 /D1 0 1 0 0 D2 /D2 0 1 1 0 D3 /D3 1 0 0 0 D4 /D4 1 0 1 0 D5 /D5 1 1 0 0 D6 /D6 1 1 1 0 D7 /D7 ? 例如，利用八選一數(shù)據(jù)選擇器產(chǎn)生邏輯函數(shù) L=/A/B/C+ /AB/C+A/BC+AB/C+ABC，其對(duì)應(yīng)的數(shù)據(jù)端口為 D0、 D D D D7，應(yīng)接高電平 1；其余的數(shù)據(jù)端口 D D D4應(yīng)接低電 平 0。 設(shè) A、 B分別接至數(shù)據(jù)開關(guān)， L L L3接至邏輯顯示器 （燈），將實(shí)驗(yàn)結(jié)果記入下表。 ? 測(cè)試與非門的輸入短路電流 IIS。空載時(shí)， VOL必須低于標(biāo)準(zhǔn)低電平（ VSL=），接有灌電流負(fù)載時(shí)， VOL將上升。改變輸入信號(hào) V12的頻率（保持 V12大小不變），測(cè) 量相應(yīng)的 VO值，并記入下表。 表一 Vi=(有效值 )的正弦信號(hào) 信號(hào)頻率 f/Hz 50 100 200 300 400 480 550 600 700 1k 5k VO/V 20lg｜ VO/Vi︱ /dB 二階有源低通濾波器幅頻特性圖 信號(hào)頻率 f/Hz 50 100 200 300 400 480 550 600 700 1k 5k 10k VO/V 20lg｜ VO/Vi︱ /dB 表二 Vi=(有效值 )的正弦信號(hào) 按圖接線，測(cè)試二階高通濾波器的幅頻響應(yīng)， 測(cè)試結(jié)果記入表二中 。 進(jìn)一步學(xué)習(xí)正確使用示波器 DC、 AC輸入方式觀 察波形的方法。 測(cè)量 OTL互補(bǔ)對(duì)稱功率放大器的最大輸出功率、 效率。 （ 5）負(fù)反饋能減小反饋環(huán)內(nèi)的非線性失真 三 .實(shí)驗(yàn)內(nèi)容 測(cè)量電路在線性放大狀態(tài)時(shí)的靜態(tài)工作點(diǎn) 從信號(hào)源輸出 f＝ 1KHz， Vpp＝ 30mv正弦信號(hào)，調(diào)節(jié) Rp， 使 Vo波形達(dá)到最大不失真。 表 三 工作狀態(tài) 輸出波形 靜 態(tài) 工 作 點(diǎn) ICQ/mA VCEQ/V VBE/V 測(cè)量通頻帶 記錄 f＝ 1KHz時(shí)的 Avo。輸出 電阻越小，帶負(fù)載能力越強(qiáng)。 在調(diào)整 Rp的同時(shí)用電壓表分別測(cè)量晶體管的各極的電位 VBQ、 VCQ、 VEQ。 靜態(tài)工作點(diǎn)的測(cè)量 靜態(tài)工作點(diǎn)是指，輸入交流信號(hào)為零時(shí)的三極管集電極 電流 ICQ和管壓降 VCEQ。 如圖所示 。5% K 177。其后的一道色環(huán)則表 示前面數(shù)字再乘以 10的 n次冪，最后一道色環(huán)表示阻 值的容許誤差。 一 .實(shí)驗(yàn)?zāi)康? 電阻的識(shí)別 ? 阻值和誤差常用色環(huán)來表示。 0.5% C 177。因此 “ 332”即表示該電容的電容量為 3300pF。 學(xué)習(xí)通頻帶的測(cè)量方法。 本實(shí)驗(yàn)中， 靜態(tài)工作點(diǎn)的位置與 Vcc, Rc ,Re , Rb11 , Rb12都有關(guān)。實(shí)驗(yàn)中，需用示波器監(jiān)視放大電路輸出電壓的波形不失真， 在波形不失真的條件下，如果測(cè)出 Vi(有效值 )或 Vim(峰值 )與 VO(有效值 )或 Vom(峰值 )，則 輸入電阻的測(cè)量 輸入電阻 Ri的大小表示放大電路從信號(hào)源或前級(jí)放大電 路獲取電流的多少。 表 一 VE/V ICQ/mA VCEQ/V VBE /V 測(cè)試電壓放大倍數(shù) Av 根據(jù) Av=Vopp/Vipp，計(jì)算電壓的放大增益。 一 .實(shí)驗(yàn)?zāi)康? 參考電路 負(fù)反饋共有四種類型，本實(shí)驗(yàn)僅對(duì)“電壓串聯(lián)”負(fù)反饋進(jìn)行 研究。然后加入 負(fù)反饋形成閉環(huán)，并加大 Vi，使 Vo幅值達(dá)到開環(huán)時(shí)相同值， 再觀察輸出波形的變化情況。逐漸加大輸入電壓幅值，當(dāng)示波 器觀察到輸出電壓波形剛好不失真，測(cè)出 Vo，并記下此時(shí) 的直流電流 I和電源電壓 Vcc，算出 Pom、 Pv、 PT和 n填入下表。 實(shí)驗(yàn)六 有源濾波電路 熟悉運(yùn)算放大器和電阻、電容構(gòu)成的有源濾 波器。 測(cè)量開環(huán)幅頻特性和相頻特性。 一 .實(shí)驗(yàn)?zāi)康? 二 .實(shí)驗(yàn)原理與參考電路 與非門的主要參數(shù) （ 1） 輸出高電平 VOH： 輸出高電平是指與非門有一個(gè)以 上輸入端接地或接低電平時(shí)的輸出電平值。下圖所示電路能測(cè)試輸出為低電平時(shí)，最大允許負(fù)載電流 IOL，然后求得 N=IOL/IIS。 一 .實(shí)驗(yàn)?zāi)康? 二 .實(shí)驗(yàn)說明 ? 組合邏輯電路是最常見的邏輯電路之一，其特點(diǎn)是在 任一時(shí)刻的輸出信號(hào)僅取決于該時(shí)刻的輸入信號(hào)，而與信 號(hào)作用前電路原來所處的狀態(tài)無關(guān)。 按圖接線，驗(yàn)證理論分析 結(jié)果，并記入右表。而當(dāng)出現(xiàn)其它 五種燈亮狀態(tài)時(shí)，要求邏輯電路發(fā)出 故障信號(hào)。 實(shí)驗(yàn)十
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1