freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

康華光電子技術(shù)基礎(chǔ)—數(shù)字部分第五版(完整版)

2025-07-02 05:29上一頁面

下一頁面
  

【正文】 u t o u t , i n o u t ) ; 參數(shù)定義 ( 可選 ) ; 數(shù)據(jù)類型定義 ( w i r e , r e g 等 ) ; 實例化低層模塊和基本門級元件; 連續(xù)賦值語句( as s i gn ) ; 過程塊結(jié)構(gòu) ( i n i t i al 和 al w ays ) 行為描述語句; e n d m o d u l e 邏輯功能描 述部分,其 順序是任 意的 說明部分 模塊定義的一般語法結(jié)構(gòu)如下: 端口類型說明 電路結(jié)構(gòu)描述 模塊名 數(shù)據(jù)類型說明 例 用結(jié)構(gòu)描述方式建立門電路 Verloger模型 amp。寄存器型變量只能在 initial或 always內(nèi)部被賦值。定義的格式為: parameter 參數(shù)名 1=常量表達式 1,參數(shù)名 2=常量表達式 2, …… ;如 parameter BIT=1, BYTE=8, PI=。 多行注釋符 (用于寫多行注釋 ): /* */; 單行注釋符 :以 //開始到行尾結(jié)束為注釋文字。 HDL是高層次自動化設(shè)計的起點和基礎(chǔ) . 硬件描述語言 Verilog HDL基礎(chǔ) 計算機對 HDL的處理 : 邏輯綜合 是指從 HDL描述的數(shù)字邏輯電路模型中導出電路基本元件列表以及元件之間的連接關(guān)系(常稱為門級網(wǎng)表)的過程。 畫包圍圈時應(yīng)遵循的原則: ( 1)包圍圈內(nèi)的方格數(shù)一定是 2n個,且包圍圈必須呈矩形。 邏輯相鄰的最小項:如果兩個最小項只有一個變量互為反變量,那么,就稱這兩個最小項在邏輯上相鄰。 卡諾圖法可以比較簡便地得到最簡的邏輯表達式。 解: ) ) B A L AB BA ? amp。這一規(guī)則稱為代入規(guī)則。 0 = 0 A + 0 = A A + 1 = 1 01律: A 基本公式 交換律: A + B = B + A A 2 .邏輯代數(shù)與硬件描述語言基礎(chǔ) 邏輯代數(shù) 邏輯函數(shù)的卡諾圖化簡法 硬件描述語言 Verilog HDL基礎(chǔ) 教學基本要求 熟悉邏輯代數(shù)常用基本定律、恒等式 和規(guī)則。 B = B A = 0 A + A = 1 互補律: 邏輯代數(shù)的基本定律和恒等式 重疊律 : A + A = A A 例 : B (A + C) = BA+BC, 用 A + D代替 A, 得 B [(A +D) +C ] = B(A +D) + BC = BA + BD + BC 代入規(guī)則可以擴展所有基本公式或定律的應(yīng)用范圍 對于任意一個邏輯表達式 L,若將其中所有的與( ? )換成或( +),或( +)換成與( ?);原變量換為反變量,反變量換為原變量;將 1換成 0, 0換成 1;則得到的結(jié)果就是原函數(shù)的反函數(shù)。 amp。 代數(shù)法化簡在使用中遇到的困難: n個變量 X1, X2, …, Xn的最小項是 n個因子的乘積,每個變量 都以它的原變量或非變量的形式在乘積項中出現(xiàn),且僅出 現(xiàn)一次。 如最小項 m6=ABC、 與 m7 =ABC 在邏輯上相 鄰 m7 m6 A B 1 0 1 0 0 1 00 01 11 10 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11 00 01 11 10 00 01 11 10 AB CD 三變量卡諾圖 四變量卡諾圖 BA BABA AB兩變量卡諾圖 m0 m1 m2 m3 A C C CBABC A CBA BCA CBACBA CBA ABC CAB m0 m1 m2 m3 m4 m5 m6 m7 A D B B 卡諾圖的特點 :各小方格對應(yīng)于各變量不同的組合,而且上下 左右在幾何上相鄰的方格內(nèi)只有一個因子有差別,這個重要特 點成為卡諾圖化簡邏輯函數(shù)的主要依據(jù) 。 ( 2) 循環(huán)相鄰特性包括上下底相鄰,左右邊相鄰和四角相鄰。類似對高級程序語言設(shè)計進行編譯產(chǎn)生目標代碼的過程 .產(chǎn)生門級元件及其連接關(guān)系的數(shù)據(jù)庫,根據(jù)這個數(shù)據(jù)庫可以制作出集成電路或印刷電路板 PCB。 為了表示數(shù)字邏輯電路的邏輯狀態(tài), Verilog語言規(guī)定了 4種基本的邏輯值。 6. 字符串 :字符串是雙撇號內(nèi)的字符序列 常量 十進制數(shù)的形式的表示方法 :表示有符號 常量 例如: - 2 帶基數(shù)的形式的表示方法 : 表示 常量 格式為: + /- 位寬 ’基數(shù)符號 數(shù)值 整數(shù)型 例如: 3’b10 5’o3 8’he3, 8’b1001_0011
點擊復制文檔內(nèi)容
環(huán)評公示相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1