康華光電子技術(shù)基礎(chǔ)—數(shù)字部分第五版(完整版)
【正文】 u t o u t , i n o u t ) ； 參數(shù)定義 ( 可選 ) ； 數(shù)據(jù)類型定義 ( w i r e , r e g 等 ) ； 實(shí)例化低層模塊和基本門級(jí)元件； 連續(xù)賦值語(yǔ)句（ as s i gn ） ； 過程塊結(jié)構(gòu) （ i n i t i al 和 al w ays ） 行為描述語(yǔ)句； e n d m o d u l e 邏輯功能描 述部分，其 順序是任 意的 說明部分 模塊定義的一般語(yǔ)法結(jié)構(gòu)如下： 端口類型說明 電路結(jié)構(gòu)描述 模塊名 數(shù)據(jù)類型說明 例 用結(jié)構(gòu)描述方式建立門電路 Verloger模型 amp。寄存器型變量只能在 initial或 always內(nèi)部被賦值。定義的格式為： parameter 參數(shù)名 1＝常量表達(dá)式 1，參數(shù)名 2＝常量表達(dá)式 2， …… ；如 parameter BIT=1, BYTE=8, PI=。 多行注釋符 (用于寫多行注釋 ): /* */； 單行注釋符 :以 //開始到行尾結(jié)束為注釋文字。 HDL是高層次自動(dòng)化設(shè)計(jì)的起點(diǎn)和基礎(chǔ) . 硬件描述語(yǔ)言 Verilog HDL基礎(chǔ) 計(jì)算機(jī)對(duì) HDL的處理 : 邏輯綜合 是指從 HDL描述的數(shù)字邏輯電路模型中導(dǎo)出電路基本元件列表以及元件之間的連接關(guān)系（常稱為門級(jí)網(wǎng)表）的過程。 畫包圍圈時(shí)應(yīng)遵循的原則： （ 1）包圍圈內(nèi)的方格數(shù)一定是 2n個(gè)，且包圍圈必須呈矩形。 邏輯相鄰的最小項(xiàng)：如果兩個(gè)最小項(xiàng)只有一個(gè)變量互為反變量，那么，就稱這兩個(gè)最小項(xiàng)在邏輯上相鄰。 卡諾圖法可以比較簡(jiǎn)便地得到最簡(jiǎn)的邏輯表達(dá)式。 解： ) ) B A L AB BA ? amp。這一規(guī)則稱為代入規(guī)則。 0 = 0 A + 0 = A A + 1 = 1 01律： A 基本公式 交換律： A + B = B + A A 2 .邏輯代數(shù)與硬件描述語(yǔ)言基礎(chǔ) 邏輯代數(shù) 邏輯函數(shù)的卡諾圖化簡(jiǎn)法 硬件描述語(yǔ)言 Verilog HDL基礎(chǔ) 教學(xué)基本要求 熟悉邏輯代數(shù)常用基本定律、恒等式 和規(guī)則。 B = B A = 0 A + A = 1 互補(bǔ)律： 邏輯代數(shù)的基本定律和恒等式 重疊律 ： A + A = A A 例 ： B (A + C) = BA+BC， 用 A + D代替 A， 得 B [(A +D) +C ] = B(A +D) + BC = BA + BD + BC 代入規(guī)則可以擴(kuò)展所有基本公式或定律的應(yīng)用范圍 對(duì)于任意一個(gè)邏輯表達(dá)式 L，若將其中所有的與（ ? ）換成或（ +），或（ +）換成與（ ?）；原變量換為反變量，反變量換為原變量；將 1換成 0， 0換成 1；則得到的結(jié)果就是原函數(shù)的反函數(shù)。 amp。 代數(shù)法化簡(jiǎn)在使用中遇到的困難： n個(gè)變量 X1, X2, …, Xn的最小項(xiàng)是 n個(gè)因子的乘積，每個(gè)變量 都以它的原變量或非變量的形式在乘積項(xiàng)中出現(xiàn)，且僅出 現(xiàn)一次。 如最小項(xiàng) m6=ABC、 與 m7 =ABC 在邏輯上相 鄰 m7 m6 A B 1 0 1 0 0 1 00 01 11 10 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11 00 01 11 10 00 01 11 10 AB CD 三變量卡諾圖 四變量卡諾圖 BA BABA AB兩變量卡諾圖 m0 m1 m2 m3 A C C CBABC A CBA BCA CBACBA CBA ABC CAB m0 m1 m2 m3 m4 m5 m6 m7 A D B B 卡諾圖的特點(diǎn) :各小方格對(duì)應(yīng)于各變量不同的組合，而且上下 左右在幾何上相鄰的方格內(nèi)只有一個(gè)因子有差別，這個(gè)重要特 點(diǎn)成為卡諾圖化簡(jiǎn)邏輯函數(shù)的主要依據(jù) 。 （ 2） 循環(huán)相鄰特性包括上下底相鄰，左右邊相鄰和四角相鄰。類似對(duì)高級(jí)程序語(yǔ)言設(shè)計(jì)進(jìn)行編譯產(chǎn)生目標(biāo)代碼的過程 .產(chǎn)生門級(jí)元件及其連接關(guān)系的數(shù)據(jù)庫(kù)，根據(jù)這個(gè)數(shù)據(jù)庫(kù)可以制作出集成電路或印刷電路板 PCB。 為了表示數(shù)字邏輯電路的邏輯狀態(tài)， Verilog語(yǔ)言規(guī)定了 4種基本的邏輯值。 6． 字符串 :字符串是雙撇號(hào)內(nèi)的字符序列 常量 十進(jìn)制數(shù)的形式的表示方法 :表示有符號(hào) 常量 例如： － 2 帶基數(shù)的形式的表示方法 : 表示 常量 格式為： ＋ /－ 位寬 ’基數(shù)符號(hào) 數(shù)值 整數(shù)型 例如： 3’b10 5’o3 8’he3， 8’b1001_0011
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1