【正文】 2YD7～ D0D0～ D7C L K1C L K2A0CSWRRD2AG2BG1A8A7A6A5A1A0I O WI O R圖 8253在 IBM PC/XT機(jī)中的連接 第 8章 可編程接口芯片及應(yīng)用 可以看出 ， 要使 8253 的 片 選 信 號 CS 有效 ， 應(yīng)使A9A8A7A6A5=00010， 由于 A4A3A2未參加譯碼 ， 這三位為任意狀態(tài)均可使 8253選中 ， 因此 8253的端口地址為 40H~5FH， 若取A4A3A2=000， 則 8253計(jì)數(shù)器 0、 計(jì)數(shù)器 計(jì)數(shù)器 2以及控制寄存器的端口地址分別為 40H、 41H、 42H和 43H。 第 8章 可編程接口芯片及應(yīng)用 8253應(yīng)用舉例 例 使用 8253計(jì)數(shù)器 2產(chǎn)生頻率為 40 kHz的方波 ， 設(shè) 8253的端口地址為 0040H?0043H， 已知時(shí)鐘端 CLK2輸入信號的頻率為 2 MHz。 若在計(jì)數(shù)過程中給計(jì)數(shù)器寫入新的計(jì)數(shù)初值 ， 此時(shí)只是將計(jì)數(shù)初值保存到 CR中 ， 并不影響當(dāng)前的計(jì)數(shù)過程 ， 在 GATE產(chǎn)生正跳變時(shí)新的計(jì)數(shù)初值才被置入減 1計(jì)數(shù)器 CE開始計(jì)數(shù) 。當(dāng)計(jì)數(shù)到 0后， OUT輸出變?yōu)榈碗娖?，持續(xù)一個(gè) CLK脈沖周期后恢復(fù)為高電平，計(jì)數(shù)器停止計(jì)數(shù)。 在計(jì)數(shù)過程中 ， 應(yīng)始終使 GATE=1。 4 2 4 224 4C L KG A T EOUTWRCW N ＝ 4TOUT＝ N *TC L K圖 方式 3的波形 第 8章 可編程接口芯片及應(yīng)用 在寫入方式 3控制字后，計(jì)數(shù)器 OUT端立即變高。可以看出， OUT輸出信號的頻率為 CLK信號頻率的 1/N，即 N次分頻，故稱這種工作方式為分頻工作方式。計(jì)數(shù)完成后若 GATE再來一個(gè)正跳變，計(jì)數(shù)過程又重復(fù)一次。此信號通常接至 8259A的 IR端作為中斷請求信號。試根據(jù)上述要求編寫初始化程序及讀取計(jì)數(shù)器 0當(dāng)前計(jì)數(shù)值的程序。 第 8章 可編程接口芯片及應(yīng)用 2) 讀操作 所謂讀操作是指讀出某計(jì)數(shù)器的當(dāng)前計(jì)數(shù)值到 CPU中 。 D0位決定計(jì)數(shù)器的數(shù)制。 由于 8253有 3個(gè)獨(dú)立的控制寄存器 ， 但它們共用一個(gè)端口地址 (A1A0=11時(shí) ， 見表 )， 因此 ，控制字中使用最高兩位表明將控制字寫入哪個(gè)計(jì)數(shù)器的控制寄存器中 。用戶必須對其進(jìn)行初始化編程：首先 CPU用輸出指令向控制寄存器送控制字，然后再用輸出指令向計(jì)數(shù)初值寄存器 CR預(yù)置計(jì)數(shù) /定時(shí)的初值。 這些控制信號包括讀信號 RD、 寫信號 WR、 片選信號 CS以及用于片內(nèi)寄存器尋址的地址信號 A0和 A1。 每個(gè)計(jì)數(shù)器都有一個(gè)控制命令寄存器 ， 用來保存該計(jì)數(shù)器的控制信息 。當(dāng)計(jì)數(shù)器計(jì)數(shù)到 0時(shí)，該端輸出一標(biāo)志信號，從而產(chǎn)生不同工作方式時(shí)的輸出波形。 由 CPU發(fā)出 ， 用于控制對選中的 8253內(nèi)部寄存器的寫操作 。 8253的引腳和功能框圖如圖 示。由于 CPU執(zhí)行每條指令都需要一個(gè)確定的時(shí)間，因此，只要選擇適當(dāng)?shù)闹噶詈桶才胚m當(dāng)?shù)难h(huán)次數(shù)就很容易實(shí)現(xiàn)軟件定時(shí)，但軟件定時(shí)占用 CPU資源，降低了 CPU的利用率；不可編程的硬件定時(shí)盡管定時(shí)電路并不很復(fù)雜，但這種定時(shí)電路在硬件連接好以后，定時(shí)值和定時(shí)范圍不能由程序來控制和改變，使用不靈活；可編程定時(shí)器 /計(jì)數(shù)器是為方便計(jì)算機(jī)系統(tǒng)的設(shè)計(jì)和應(yīng)用而研制的，定時(shí)值及其范圍可以很容易地由軟件來控制和改變，能夠滿足各種不同的定時(shí)和計(jì)數(shù)要求，因此得到了廣泛的應(yīng)用。 (4) 讀信號 RD：輸入信號，低電平有效。若 CLK是由精確的時(shí)鐘脈沖提供，則 8253作為定時(shí)器使用；若 CLK是由外部事件輸入的脈沖，則 8253作為計(jì)數(shù)器使用。 16位的計(jì)數(shù)初值寄存器 CR和 16位的輸出鎖存寄存器 OL共同占用一個(gè)I/O端口地址， CPU用輸出指令向 CR預(yù)置計(jì)數(shù)初值，用輸入指令讀回 OL中的數(shù)值，這兩個(gè)寄存器都沒有計(jì)數(shù)功能，只起鎖存作用。它用于 8253和系統(tǒng)數(shù)據(jù)總線的連接。當(dāng) A1A0=01和 10時(shí)，分別為計(jì)數(shù)器 1和計(jì)數(shù)器 2的 CR和 OL的共用地址。 本節(jié)首先介紹 8253的控制字格式 ， 然后對 8253的讀寫操作進(jìn)行介紹 ，并給出 8253編程實(shí)例 。 當(dāng) D5D4=01， 只讀/寫低 8位 ， 高 8位自動(dòng)置 0(寫計(jì)數(shù)初值時(shí) )； D5D4=10時(shí) ， 只讀 /寫高 8位 ， 低 8位自動(dòng)置 0(寫計(jì)數(shù)初值時(shí) )； D5D4=11時(shí) ， 先讀 /寫低 8位 ， 再讀 /寫高 8位 。 ② 寫入的計(jì)數(shù)初值必須符合控制字 (D5D4兩位 )決定的格式 。當(dāng) CPU讀取了計(jì)數(shù)值后，或?qū)τ?jì)數(shù)器重新進(jìn)行初始化編程后， 8253會(huì)自動(dòng)解除鎖存狀態(tài)， OL中的值又隨減 1計(jì)數(shù)器 CE值變化。 如圖 ，寫入方式 0的控制字 (CW)后，其輸出端變低。 在寫入方式 1的控制字后 OUT成為高電平 ， 在寫入計(jì)數(shù)初值后 ， 要等 GATE信號出現(xiàn)正跳變時(shí)才能開始計(jì)數(shù) 。 方式 2一旦啟動(dòng) ， 計(jì)數(shù)器就可以自動(dòng)重復(fù)地工作 。在本次計(jì)數(shù)結(jié)束后，才以新的計(jì)數(shù)初值開始新的分頻工作方式。若計(jì)數(shù)初值為奇數(shù)，則計(jì)數(shù)的前半周期為 (N+1)/2，計(jì)數(shù)的后半周期為 (N?1)/2。 第 8章 可編程接口芯片及應(yīng)用 5． 方式 4——軟件觸發(fā)選通 方式 4是一種軟件啟動(dòng) 、 不自動(dòng)重復(fù)的計(jì)數(shù)方式 。 計(jì)數(shù)器減到 0時(shí) ， OUT變低 ， 經(jīng)一個(gè) CLK信號后變高且一直保持 。 8253的最高頻率為2 MHz， 而 8254允許的最高計(jì)數(shù)脈沖頻率可達(dá) 10 MHz(8254為 8 MHz， 8254?2為 10 MHz)。 74L S 138ABC8253D0A0…C L K0G A T E0OUT0C L K1G A T E1OUT1C L K2G A T E2OUT2D7D7～ D0RDWRA1CS0Y1G2BG2AG≥1amp。 其程序如下： MOV AL， 36H ；設(shè)置計(jì)數(shù)器 0為工作方式 3， 采用二進(jìn)制計(jì)數(shù) OUT 43H， AL ；寫入控制字 MOV AL， 0 ；計(jì)數(shù)值 OUT 40H， AL ；寫入低字節(jié)計(jì)數(shù)值 OUT 40H， AL ；寫入高字節(jié)計(jì)數(shù)值 第 8章 可編程接口芯片及應(yīng)用 2) 計(jì)數(shù)器 1 該計(jì)數(shù)器向 DMA控制器定時(shí)發(fā)送動(dòng)態(tài)存儲(chǔ)器刷新請求 ， 它選用方式 2工作 ， 設(shè)置的控制字為 54H。 計(jì)數(shù)器 2輸出的方波經(jīng)電流驅(qū)動(dòng)器 75477放大后驅(qū)動(dòng)揚(yáng)聲器發(fā)聲 。 A1?A0：地址信號 。 第 8章 可編程接口芯片及應(yīng)用 A 組8255A123456789PA3GNDPA4VCC8255AA 口A0R E S E T848PA1PA0RDCSA1A0PC7PC6PC5PC4PC0PC1PC2PC3PB0PB1PB2PA210111213141516171819202524232221262728293031323334353738394036PA5PA6PA7R E S E TD0D1D2D3D4D5D6PB7PB6PB5PB4PB3D7WR( a )C 口C 口B 口( b )PA7～ P A0D7～ D0PC7～ P C4PC3～ P C04PB7～ P B0B 組WRRDA1CS圖 8255A引腳及功能示意圖 (a) 引腳； (b) 功能示意圖 第 8章 可編程接口芯片及應(yīng)用 表 8255A各端口讀 /寫操作時(shí)的信號關(guān)系 A1 A0 操 作 0 1 0 0 0 寫端口 A 0 1 0 0 1 寫端口 B 0 1 0 1 0 寫端口 C 0 1 0 1 1 寫控制寄存器 0 0 1 0 0 讀端口 A 0 0 1 0 1 讀端口 B 0 0 1 1 0 讀端口 C 0 0 1 1 1 無操作 CS RD WR第 8章 可編程接口芯片及應(yīng)用 2． 8255A的內(nèi)部結(jié)構(gòu) 8255A的內(nèi)部結(jié)構(gòu)框圖如圖 ， 其內(nèi)部由以下四部分組成 。 第 8章 可編程接口芯片及應(yīng)用 4) 讀 /寫控制邏輯 讀 /寫控制邏輯電路的功能是負(fù)責(zé)管理 8255A與 CPU之間的數(shù)據(jù)傳送過程。 方式 2——選通雙向輸入輸出方式，即同一端口的 I/O線既可以輸入也可以輸出，只有 A口可工作于方式 2。 例如 ， 要使端口 C的 PC4置位的控制字為 00001001B(09H)， 使該位復(fù)位的控制字為 00001000B(08H)。 第 8章 可編程接口芯片及應(yīng)用 圖 方式 0查詢方式的接口電路 選通8255AA 口PC1輸出設(shè)備準(zhǔn)備好準(zhǔn)備好清除PC7PC6PC0B 口 輸入設(shè)備第 8章 可編程接口芯片及應(yīng)用 方式 0也可以用于查詢方式的輸入或輸出接口電路，此時(shí)端口 A和 B分別作為一個(gè)數(shù)據(jù)端口，而用端口 C的某些位作為這兩個(gè)數(shù)據(jù)端口的控制和狀態(tài)信息。現(xiàn)將方式 1分為A口和 B口均為輸入、 A口和 B口均為輸出以及混合輸入與輸出等三種情況進(jìn)行討論。 STBA接 PC4， STBB接 PC2。 第 8章 可編程接口芯片及應(yīng)用 從外設(shè)來的數(shù)據(jù)I N T RS T BRD3421I B F圖 方式 1輸入信號時(shí)序圖 第 8章 可編程接口芯片及應(yīng)用 INTE(Interrupt Enable)：中斷允許信號，高電平有效。 當(dāng) CPU把數(shù)據(jù)寫入端口 A或 B的輸出緩沖器時(shí) ， 寫信號 WR的上升沿把 OBF置成低電平 ， 通知外設(shè)到端口 A或 B來取走數(shù)據(jù) ，當(dāng)外設(shè)取走數(shù)據(jù)時(shí)向 8255A發(fā)應(yīng)答信號 ACK， ACK的下降沿使OBF恢復(fù)為高電平 。 第 8章 可編程接口芯片及應(yīng)用 3) 混合輸入與輸出 在實(shí)際應(yīng)用中 ， 8255A端口 A和端口 B也可能出現(xiàn)一個(gè)端口工作于方式 1輸入 ， 另一個(gè)工作于方式 1輸出的情況 ， 這有以下兩種情況： B 口輸出PA7～ PA0D71 1 0 D6D5D40 1 1 1/ 0D3D2D1D0AS T B8255APC4I B FAI / OA 口輸入工作方式控制字PC5PC3I N T RAPB7～ PB0PC2PC1PC0PC6,PC7BO B FBA C KI N T RBRDWR圖 方式 1A口輸入 B口輸出 第 8章 可編程接口芯片及應(yīng)用 B 口輸入PA7～ PA0D71 1 1 D6D5D40 1 0 1/ 0D3D2D1D0AO B F8255APC7I / OA 口輸出工作方式控制字PC6PC3I N T RAPB7～ PB0PC2PC1PC0PC4,PC5BS T BI N T RBRDWRAA C KI B FB圖 方式 1A口輸出 B口輸入 第 8章 可編程接口芯片及應(yīng)用 3． 方式 2——選通雙向輸入輸出方式 選通雙向輸入輸出方式，即同一端口的 I/O線既可以輸入也可以輸出，只有 A口可工作于方式 2。 設(shè)片選信號 CS由 A9?A2=10000000確定 。首先通過 A口輸出使 PA0=0， PA1=1， PA2=1， PA3=1對第 0行進(jìn)行