【正文】 ............................................24 異或門 ....................................................................................................25 基本原理 ......................................................................................25 異或門邏輯符號 ..........................................................................25 邏輯表達(dá)式 ..................................................................................25 真值表 ..........................................................................................25 線性反饋移位寄存器 ....................................................................................26 什么是反饋移位寄存器 .....................................................................26 線性反饋移位寄存器 .........................................................................26 性質(zhì) ...................................................................................................26 6 偽隨機(jī)信號 ..............................................................................................................27 偽隨機(jī)信號 ...................................................................................................27 4 m序列碼發(fā)生器 ............................................................................................30 7 m序列性質(zhì) ...............................................................................................................33 均衡性 ...........................................................................................................33 .........................................................................................................33 移位相加性 ...................................................................................................33 相關(guān)特性 .......................................................................................................33 偽隨機(jī)特性 ...................................................................................................34 8 序列信號發(fā)生器的設(shè)計和仿真實現(xiàn) ...................................................................... 35 m序列生成單 元的電路設(shè)計 ......................................................................... 35 系統(tǒng)組成 ............................................................................................35 程序方框圖 ........................................................................................36 m序列發(fā)生器 ................................................................................................36 VHDL 語言實現(xiàn) ............................................................................................. 37 仿真數(shù)據(jù)及結(jié)論 ............................................................................................ 39 結(jié) 論 ........................................................................................................................ 42 致 謝 ........................................................................................................................ 43 參考文獻(xiàn) ...................................................................................................................... 43 5 前言 CPLD(Complex Programmable Logic Device)復(fù)雜可編程邏輯器件，是從PAL 和 GAL 器件發(fā)展出來的器件，相對而言規(guī)模大，結(jié)構(gòu)復(fù)雜，屬于大規(guī)模集成電路范圍。是一種用戶根據(jù) 各自需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。 6 1 課題的簡介 為什么研究此課題 偽隨機(jī)序列系列具有良好的隨機(jī)性和接近于白噪聲的相 關(guān)函數(shù)，并且有預(yù)先的可確定性和可重復(fù)性。其次，它在一定的信噪比時，能夠達(dá)到很好的測量精度，保證測量的單值性，比單脈沖雷達(dá)具有更高的距離分辨力和速度分辨力。主要 研究它們的生成、隨機(jī)特性以及相關(guān)特性，并分析它們的 優(yōu) 缺點以及存在的問題。 表 1 MAX 7000系列所提供的宏單元密度 密度 （宏單元） MAX 7000S ( V) MAX 7000AE ( V) MAX 7000B ( V) 最快 tPD (ns) (1) 32 64 128 160 192 256 512 Altera 的 MultiVolt? 多電壓接口允許設(shè)計人員在 MAX 7000 設(shè)計中無縫集 9 成 ， ， 和 邏輯電平 。表 3列出了 MAX 7000 器件的封裝形式 MAX 7000S， MAX 7000AE 和 MAX 7000B 器件在相同封裝下管腳兼容。 圖 1 EPM7128SLC847管腳圖 11 圖 2 MAX7000系列芯片內(nèi)過結(jié)構(gòu)圖 3 偽隨機(jī)序列介紹 通過拋硬幣的方法可以得到一個隨機(jī)序列，它具有兩個方面的 特點 :一是預(yù)先不可確定、不可重復(fù)實現(xiàn)。 1948年以前，學(xué)者們研究偽隨機(jī)序列的理論僅僅是因 為其優(yōu)美的數(shù)學(xué)結(jié)構(gòu)。 但是，在 1969年 Massey發(fā)表了“移位寄存器綜合與 BCH譯碼”一文，引發(fā)了序列研究方向的根本性變革，從此偽隨機(jī)序列的研究進(jìn)入了構(gòu)造非線性序列生成器的階段。前者利用的數(shù)學(xué)工具主要是二次剩余理論和割圓理論，像 Legendre序列、 Jacobi序列、 m序列、差集序列和割圓序列等就屬于此類構(gòu)造；后者利用的數(shù)學(xué)工具主要是跡函數(shù)，像 Bent序列、 GMW序列和橢圓曲線序列等為該類構(gòu)造的代表。 4 序列信號發(fā)生器原理 序列信號發(fā)生器是能夠循環(huán)產(chǎn)生一組或多組序列信號的時序電路，它可以用以為寄存器或計數(shù)器構(gòu)成。（ 2）確定移位寄存器的 M個獨立狀態(tài)。具體可以這樣來解決： (1) 確定移存器的位數(shù) n。因此確定 n=4，用一片 74LS194 即可。如選用四選一數(shù)據(jù) 選折器實現(xiàn)地址選 Q0Q2＝ A1A0，得 D0=1， D1=Q3， D2=1， D3=0，則具有自啟動能力的電路如圖所示。 組合反饋網(wǎng)絡(luò)Q1Q2Qn模 M 計數(shù)器ZCP… 圖 8 電路原理圖 表 6 真值表 S QD QC QB QA F 1 0 1 1 0 1 2 0 1 1 1 1 3 1 0 0 0 0 4 1 0 0 1 1 5 1 0 1 0 0 6 1 0 1 1 0 7 1 1 0 0 0 8 1 1 0 1 1 9 1 1 1 0 0 10 1 1 1 1 1 00 01 11QBQAQD QC10 1 10 1 1 00 1 0 0D0D1D2D3D4D5D6A2A1A010F0 1 1 01 八選一數(shù)據(jù)選擇器( a ) ( b )00011110 D77 4 L S 1 6 1QDQCQBQAOCLDCP01010DADBDCDD“ 1 ”PTCr“ 1 ” 圖 9 設(shè)計過程及邏輯圖 方法二： 設(shè)計一個能同時產(chǎn)生兩組代碼的信號發(fā)生器， 這兩組代碼分別是：F1=110101 和 F2=010110。 5 移位寄存器 寄存器一般有多個觸發(fā)器組成，通常有鎖存寄存器和移位寄存器。一個觸發(fā)器可以寄存 1位二進(jìn)制數(shù)碼，要寄存幾位數(shù)碼，就應(yīng)具備幾個觸發(fā)器，此外，寄存器還應(yīng)具有由門電路構(gòu)成的控制電路，以保證信號的接收和清除。利用移位寄存器可實現(xiàn)代碼的串行 —并行轉(zhuǎn)換。 電路結(jié)構(gòu) : 該觸發(fā)器由 6 個與非門組成，其中 G1 和 G2 構(gòu)成基本 RS 觸發(fā)器。 Q3=Q5=D， Q4=Q6=D。與主從觸發(fā)器相比 ,同工藝的邊沿觸發(fā)器有更強(qiáng)的抗干擾能力和更高的工作速度。而為了在下一個 CP 上升沿到達(dá)之前確保門 G5 和 G6 新的輸出 電平得以穩(wěn)定地建立， CP 低電平的持續(xù)時間不應(yīng)小于門 G4 的傳輸延遲時間和 tset 之和，即時鐘信號低電平的寬度 tWL≥ tset+tpd，因此得到 : 在實際集成觸發(fā)器中，每個門傳輸時間是不同的，并且作了不同形式的簡化， 24 因此上面討論的結(jié)果只是一些定性的物理概念。圖 為異或門電路。在 ai+n 的驅(qū)動下，移位寄存器的各個數(shù)據(jù)向前推進(jìn)一位，使?fàn)顟B(tài)變?yōu)?si+1=(ai+1,… ..ai+n)，同時，整個移位寄存器的輸出為 ai。在 m 序列的一個周期內(nèi)， 0 和 1 的個數(shù)是相同的。它序列平衡，有最好的自相關(guān)特性，但互相關(guān)滿足一定條件的族序列數(shù)很少 (對于本原多項式的階數(shù)小于等于 13 的 m 序列，互為優(yōu)選對的序列數(shù)不多于 6)，且線性復(fù)雜度很小。圖 3 是 n = 4 , k = 3 時 ,4 級偽隨機(jī)信號產(chǎn)生的邏輯框圖。而用遞推法卻簡單得多 ,它是由給定的任意 n 個初始狀態(tài) ,以及反饋級數(shù) k 遞推出偽隨機(jī)信號的所有狀態(tài) ,遞推公式為 Qr = Qr k 221。 m 序列碼發(fā)生器 m 序列碼也稱偽隨機(jī)序列碼，其主要特點是： （ 1）每個周期中，“ 1”碼出現(xiàn) 2n1 次，“ 0”碼出現(xiàn) 2n11 次，即 0、 1出現(xiàn)概 30 率幾乎相等。 例如，要產(chǎn)生 M=7 的 m 序列碼，首先根據(jù) M=2n1，確定 n=3， 再查表可得