【正文】 ...... 10 FPGA 控制模塊 ............................................................................................. 10 串行通信電路 ................................................................................................ 11 本章小結(jié) ............................................................................................................. 12 第四章 軟件設(shè)計(jì) ....................................................................................................... 13 十六進(jìn)制計(jì)數(shù) 器設(shè)計(jì) ......................................................................................... 13 列驅(qū)動(dòng)設(shè)計(jì) ......................................................................................................... 14 字符樣式設(shè)計(jì) ..................................................................................................... 15 本章小結(jié) ............................................................................................................. 18 第五章 基于 FPGA 的 LED 點(diǎn)陣 ............................................................................ 19 FPGA 設(shè)計(jì)的特點(diǎn) .............................................................................................. 19 目 錄 IV 開(kāi)發(fā)環(huán)境介紹 ..................................................................................................... 19 調(diào)試與仿真 ......................................................................................................... 20 創(chuàng)建工程 ....................................................................................................... 20 編譯前設(shè)置 ................................................................................................... 20 全程編譯 ....................................................................................................... 23 時(shí)序仿真 ....................................................................................................... 24 本章小結(jié) ............................................................................................................. 26 第六章 總結(jié)與展望 .................................................................................................. 27 總結(jié) ..................................................................................................................... 27 展望 ..................................................................................................................... 27 致 謝 ........................................................................................................................... 29 參考文獻(xiàn) ....................................................................................................................... 31 第一章 緒論 1 第一章 緒論 課題背景 受到體育場(chǎng)館用 LED 顯示屏需求快速增長(zhǎng)的帶動(dòng)，近年來(lái)，中國(guó) LED 顯示屏應(yīng)用逐步增多。因此，本 設(shè)計(jì)的研究是很有必要的，之所以基于 FPGA 設(shè)計(jì)是因?yàn)楝F(xiàn)場(chǎng)可編程門(mén)陣列（ FPGA）設(shè)計(jì)周期小，靈活度高，適合用于小批量系統(tǒng)，提高系統(tǒng)的可靠性和集成度。預(yù)估在歐美優(yōu)先領(lǐng)起的趨勢(shì)中， 20xx 年全球可達(dá)到 450 萬(wàn)盞 LED 街燈的水平，并且承于國(guó)際加緊節(jié)能減碳的腳步，一但路燈標(biāo)準(zhǔn)規(guī)格普及，中國(guó)市場(chǎng)可望占有世界 50%以上的規(guī)模。 研究 LED 點(diǎn)陣的目的及意義 隨著我國(guó)經(jīng)濟(jì)的高速發(fā)展 ,對(duì)公共場(chǎng)合發(fā)布信息的需求日益增長(zhǎng)，利用 LED點(diǎn)陣滾動(dòng)顯示漢字的出現(xiàn)正好適應(yīng)了這一市場(chǎng)需求，已經(jīng)成為信息傳播的一種重要手段。 （ 2）交通號(hào)志方面，使用高亮度 LED 主要為節(jié)省能源，且在陽(yáng)光照射下可仍清楚辨識(shí)。 淮安信息職業(yè)技術(shù)學(xué)院畢業(yè)設(shè)計(jì)論文 4 論文結(jié)構(gòu) 論文主要從方案論證及選擇、硬件電路設(shè)計(jì)、系統(tǒng)軟件設(shè)計(jì)、制作與調(diào)試等幾大方面來(lái)介紹基于 FPGA 的 LED 顯示屏的設(shè)計(jì)和制作過(guò)程。 方案設(shè)計(jì)與比較 方案設(shè)計(jì) 方案一： 本設(shè)計(jì)所使用的 16 16 的點(diǎn)陣， EDA 實(shí)驗(yàn)箱上有其接口電路，列選信號(hào)為 SEL0， SEL1， SEL2,SEL3,經(jīng) 4 線 16 線譯碼器輸出 16 列，從左起為第一列，列選信號(hào)是由一個(gè) 4 位向量 SEL[3..0]控制；行選信號(hào)為 H0～ H15,是由 16個(gè)行信號(hào)組成的，每一行由一個(gè)單獨(dú)的位來(lái)控制，高電平有效。 更 更 更 更 更 更 更 更 更 更 更 更 更 更 圖 21 方案原理圖 方案比較 方案一很容易實(shí)現(xiàn)，而且占用 FPGA 的資源較少。 通過(guò)時(shí)鐘的每列掃描顯示完整漢字。以這種方式將若干個(gè)漢字的數(shù)據(jù)貯存在存貯器內(nèi) ， 就完成了圖像數(shù)據(jù)庫(kù)的建立工作。時(shí)鐘可以通過(guò) FPGA 內(nèi)建的鎖相環(huán)進(jìn)行倍頻，使得較慢的外部時(shí)鐘在 FPGAI 為部驅(qū)動(dòng)高速電路工作。 數(shù)模轉(zhuǎn)換器采用轉(zhuǎn)換速率為 10M 的雙通道并行電流輸出型 DA 轉(zhuǎn)換器TLC7528。 4*4 的行列式鍵盤(pán)輸入，有 AS 配置模式和 JTAG配置模式的接口，另有液晶顯示器的接口，便于數(shù)據(jù)的獲取。時(shí)鐘操作可通過(guò) AM/PM 指示決定采用 24 或 12 小時(shí)格式。 圖 32 復(fù)位電路 如圖 33 所示，時(shí)鐘振蕩電路。并逐一介紹了串行通信模塊、 LED 時(shí)鐘芯片、 FPGA 控制模塊、串行通信電路的設(shè)計(jì)及使用等，分析了主要器件的作用，介紹了各部件在電路中的連接情況。 ARCHITECTURE SYN OF t16 IS SIGNAL sub_wire0 : STD_LOGIC_VECTOR (7 DOWNTO 0)。 BEGIN q = sub_wire0(7 DOWNTO 0)。 use 。then If enable=39。 End process。 點(diǎn)陣列控制 keyr : out std_logic_vector(15 downto 0) 點(diǎn)陣行顯示 )。 then dount=dount+1。 end if。 when 0110=keyc=0000000001000000。 when 1110=keyc=0100000000000000。 when 0100=keyr=X9FFF。 when 1100=keyr=XB3CD。 when 0010=keyr=X439E。 when 1010=keyr=X73C8。 elsif S=0010 then 信 2 case cdount is when 0000=keyr=XBFFF。 when 1000=keyr=X53C9。 when others=keyr=XFFFF。 when 0110=keyr=XA89E。 when 1110=keyr=XFFEF。 第五章 基于 FPGA 的 LED 點(diǎn)陣 19 第五章 基于 FPGA 的 LED 點(diǎn)陣 FPGA 設(shè)計(jì)的特點(diǎn) FPGA 通常被認(rèn)為是 ASIC 實(shí)現(xiàn)的一種替代手段 . 一般 ASIC 包括三種 , 既全定制、半定制 (含標(biāo)準(zhǔn)單元和門(mén)陣列 ) 以及可編程器件。 FPGA 也有其自身的局限性 , 其一就是器件規(guī)模的限制 ,其二就是單元延遲比較大。 淮安信息職業(yè)技術(shù)學(xué)院畢業(yè)設(shè)計(jì)論文 20 此外， Quartus II 通過(guò)和 DSP Builder 工具與 Matl ab/Simulink 相結(jié)合，可以方便地實(shí)現(xiàn)各種 DSP 應(yīng)用系統(tǒng)；支持 Altera 的片上可編程系統(tǒng)（ SOPC）開(kāi)發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開(kāi)發(fā)平臺(tái)。在 General 項(xiàng)中選中 autorestart configuration after error, 使對(duì) FPGA 的配置失敗后能自動(dòng)重新配置，并加入 JTAG 用戶編碼。 時(shí)序仿真 （ 1）新建一個(gè)矢量波形文件，同時(shí)打開(kāi)波形編輯器。 選中 Run simulation until all vector stimuli 全程仿真。通過(guò)這十三周的課程設(shè)計(jì)，我在熟悉了基于 FPGA 設(shè)計(jì)的同時(shí)，也學(xué)到了很多在學(xué)習(xí)課本知識(shí)時(shí)所體會(huì)不到的東西。 （ 3）本文所完成的硬件系統(tǒng)是一個(gè)基本系統(tǒng)，設(shè)計(jì)的顯示屏僅為 16x16 點(diǎn)陣，如果加大顯示屏的面積，例如 40x128，則驅(qū)動(dòng)必須加強(qiáng)，必須選擇更大功率的驅(qū)動(dòng)電路。 .EDA 實(shí)用技術(shù)及應(yīng)用 .國(guó)防工業(yè)出版社， 20xx 年； ，基于 QuartusII 的 FPGA/CPLD 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例 .電子工業(yè)出版社，20xx； .CPLD/FPGA 常用模塊與綜合系統(tǒng)設(shè)計(jì)實(shí)例精講 .電子工業(yè)出版社， 20xx。 在論文工作中，遇到了很多的困難，一直得到許金星老師的親切關(guān)懷和悉心指導(dǎo)，使我懂得了理論與實(shí)踐結(jié)合的重要性。由于本人項(xiàng)目實(shí)際開(kāi)發(fā)經(jīng)驗(yàn)仍然不足，