數(shù)字ic設(shè)計(jì)流程課件-文庫(kù)吧在線文庫(kù)
【正文】 COUTER布局布線設(shè)計(jì)流程 登錄服務(wù)器，進(jìn)入終端，輸入： encounter ，進(jìn)入 soc encounter 調(diào)入門級(jí)網(wǎng)表和庫(kù) ? 網(wǎng)表文件： bin/ ? 約束文件： bin/ ? 時(shí)序庫(kù)： ? IO約束文件： bin/ Import design ? 在 advanced的 power里添加 VDD GND 布圖規(guī)劃 floorplan 一開(kāi)始有默認(rèn)值，但我們需要對(duì)自動(dòng)布局的結(jié)果進(jìn)來(lái)手工調(diào)整。 術(shù)語(yǔ)： tapeout— 提交最終 GDS2文件做加工； Foundry— 芯片代工廠，如中芯國(guó)際。 模擬電路設(shè)計(jì)的迭代次數(shù)甚至更多。 DFM的目的在于提高良率。 任職資格： 1. 微電子相關(guān)專業(yè)，本科以上學(xué)歷。 用人單位要求 ? 高級(jí)數(shù)字前端電路工程師 工作地點(diǎn)：成都 職位描述： 1. 完成公司 ASIC數(shù)字前端的設(shè)計(jì)和驗(yàn)證； 2. 配合數(shù)字后端部門完成 ASIC的后端設(shè)計(jì)； 3. 配合測(cè)試部門完成 ASIC的測(cè)試； 4. 完成相關(guān)文檔的整理與編寫。 ? LVS： Layout Versus Schematic，版圖電路圖一致性檢查。 數(shù)字后端設(shè)計(jì)（ backend ） 以生成可以可以送交foundry進(jìn)行流片的 GDS2文件為終點(diǎn)。 前端工具 ? 仿真和驗(yàn)證 1. QUATURS II 2. Cadence的 Incisive：就是大家最常用的 nc_verilog, nc_sim, nc_lauch,verilogxl的集合 。 DFM主要考慮以下效應(yīng)： ?天線效應(yīng) ?Metal liftoff效應(yīng) ?Metal overetching效應(yīng) DFM 信號(hào)線太長(zhǎng)造成 由金屬線過(guò)窄造成 由金屬過(guò)寬造成 DRC （ Design Rule Check） ? Design Rule： – 由于制造工藝與電路性能等原因，對(duì)版圖設(shè)計(jì)有一定要求，比如說(shuō)，線寬不能低于最低線寬， N阱間應(yīng)當(dāng)具有一定間距，每一層金屬應(yīng)當(dāng)具有一定密
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1