【正文】 效率具有非常重要的現(xiàn)實意義。現(xiàn)代電子設(shè)計技術(shù)的核心是 EDA 技術(shù)。EDA 技術(shù)的實現(xiàn)，極大地提高了設(shè)計效率，縮短了設(shè)計周期，節(jié)省了設(shè)計成本。隨著電子技術(shù)的發(fā)展， EDA 技術(shù)己廣泛應(yīng)用于機械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個領(lǐng)域。利用 xilinx 公司提供的 和 Xchecker 串行編程電纜可方便地實現(xiàn)數(shù)字邏輯系統(tǒng)的開發(fā)和 ISP 在系統(tǒng)編程。由于 VHDL 設(shè)計靈活，編程方便，易于在 FP 以中實現(xiàn)并行運算和流水線結(jié)構(gòu)，所以高速圖像采集系統(tǒng)的速度快，適應(yīng)性就好。在計算機處理器設(shè)計上，美國 Window Systems 公司正在推出一款服 務(wù)器中的處理器竟然是用 Xilinx 公司的即 FPGA 設(shè)計成的。 Annapolis Micro Systems 公司也在其計算機電路板中集成了 Xi1inx 的 FPGA 芯片，以提高產(chǎn)品性能。舉例來說，目前車內(nèi)電子子系統(tǒng)的 數(shù)量已經(jīng)多達 20多個，生產(chǎn)商甚至需要一個服務(wù)器來進行管理?；?FPGA(Field Programmable Gates Array)的設(shè)計具有串、并行工作方式和高速、高可靠性、規(guī)模大、設(shè)計開發(fā)周期短、設(shè)計制造成本低、開發(fā)工具先進、標準產(chǎn)品無需測試、質(zhì)量穩(wěn)定 等有點，因而在電子系統(tǒng)中得到廣泛應(yīng)用。 Quartus II 安裝軟件不選擇Excalibur 嵌入處理器，減少了安裝所需空間，加快了軟件的裝載，編譯，仿真速度。 2） FPGA 可做其它全制定或半制定 ASCI 電路的中試樣片。 ② 支路控制器應(yīng)能根據(jù)環(huán)境明暗變化 ， 自動開燈和關(guān)燈 。 圖 24 模擬路燈控制系統(tǒng)整體設(shè)計框圖 9 3 設(shè)計方案 設(shè)計要求 基于 FPGA 的路燈控制系統(tǒng)是通過對路面上各種環(huán)境的自動檢測，來實現(xiàn)自動控制路燈的開關(guān)，以達到節(jié)電等目的的 （見圖 31）。 采用超聲波測距傳感器采集由于物體運動所產(chǎn)生的信號 ， 再由 FPGA 芯片對信號進行處理實現(xiàn)對路燈的合理控制 。由于超聲波易于定向發(fā)射、方向性好 、 強度易控制、與被測量物體不需要直接接觸的優(yōu)點 ， 是作為液體高度測量的理想手段 。 系統(tǒng)主要是基于這三個條件進行設(shè)計 。 在不同的光強下，光敏電阻 的電阻值 會發(fā)生明顯變化 ， 光敏電阻器是利用半導(dǎo)體的光電效應(yīng)制成的一種電阻值隨入射光的強弱而改變的電阻器 ； 入射光強 ， 電阻減小。 圖 41 分頻電路模塊 該模塊的時序仿真圖如圖 42所示 ， 滿足設(shè)計要求 。 只要保證 每一位顯示的時間間隔不要太大 ， 利用人眼的視覺暫留的現(xiàn)象 ， 就可以造成各位數(shù)據(jù)同時顯示的假象。 將程序在運行環(huán)境上仿真調(diào)試成功后 ， 下載入 FPGA 開發(fā)板上運行調(diào)試后 ，結(jié)果與預(yù)期效果基本一致 ， 定時開關(guān)功能正常 ， 光敏電阻采集信號送入 FPGA 處理后 ， 控制信號基本能實現(xiàn)對系統(tǒng)的控制 。在這段時間里體驗了無數(shù)的酸甜苦辣，從解決不了細小問題的苦惱到問題最終解決的喜悅，一直伴隨著整個設(shè)計過程。 分計數(shù)和時計數(shù)模塊的設(shè)計原理與秒模塊的類似 。 頂層設(shè)計模塊 將前面各子模塊連接起來 ， 構(gòu)成如圖 38 所示的頂層設(shè)計模塊圖 。 en 為計數(shù)使能端 ， 高電平有效 ， 秒計數(shù)器的 en端始終是為高電平 ， 所以每來一個秒脈沖 clk， 秒計數(shù)器計一個數(shù)，當秒計數(shù)器計到 60 時， 其進位輸出端輸出高電平產(chǎn)生進位，使分計數(shù)器的使能端有效，每來一個計數(shù)脈沖，分計數(shù)器計一個數(shù)，這樣就滿 60s 進 1min； 當秒計數(shù)器和分計數(shù)器都計到 60， 其相應(yīng)的秒計數(shù)器的進位和分計數(shù)器的進位同時輸出高電平，使小時計數(shù)器的使能端有效 時，每來一個計數(shù)脈沖，小時計數(shù)器計一個數(shù)。 故障檢測部分的工作原理是通過電流傳感器采集路燈電路的工作電流值傳給處理器然后將這個值與路燈電路的正常工作電流作比較來判斷是否有路燈故障 。通過光學(xué)傳感器采集街道亮度的值經(jīng)過 A/D 轉(zhuǎn) 換后以電信號的形式傳送給 FPGA 處理器，處理器通過二進制數(shù)值的計算判斷是否亮燈 。 圖 32 （ 4） 支路控制器能分別獨立控制每只路燈的開燈和關(guān)燈時間 。 圖 22 路燈控制系統(tǒng)示意圖 8 圖 23 路燈布置示意圖 （單位： cm） 根據(jù)設(shè)計要求 ，采用 FPGA 作為控制單元的模擬路燈系統(tǒng)整體設(shè)計框圖如圖24 所示。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 圖 21： Quartus II設(shè)計流程圖 7 現(xiàn)場可編輯邏輯陣列 FPGA 的簡 介 FPGA 是現(xiàn)場可編程門陣列（ Filed Programmable Gate Array）的簡稱。城市道路 控制系統(tǒng)是用于城市交通數(shù)據(jù)監(jiān)測、 路 燈控制與計算機綜合管理系統(tǒng)，它是現(xiàn)代交通監(jiān)管系統(tǒng)的重要組成部分，本文應(yīng)用 FPGA設(shè)計實現(xiàn) 路燈系統(tǒng)控制功能。 EDA廠商在該領(lǐng)域占領(lǐng)一席之地無疑意味著豐厚的回報。這款服務(wù)器采用了 2 片 FPGA 芯片，可同時提供 425路視頻流信號，經(jīng)基于通用微處理器的服務(wù)器速度快得多 [6]。因此，其服務(wù)器處理的速度比普通服務(wù)器快 50 到 300 倍。他認為，合成生物學(xué)獲得成功需要的要素與使微電子學(xué)獲得成功的三個要素相同 :可伸縮、可靠的制造工藝可伸縮的設(shè)計方法學(xué)對計算模型的清晰理解。它主要包括圖像采集模塊，圖像低級出處理模塊以及總線接口模塊等。 由此可見，異步 FIFO 一般 用于不同時鐘域之間的數(shù)據(jù)傳輸，比如 FIFO 的一端是 12MHz的單片機數(shù)據(jù)輸出 ，另一端是 200MHz 的 DSP數(shù)據(jù)輸入 ， 若要將這兩者之間傳輸數(shù)據(jù)且不丟失， 就 必須 在 這 兩個不同的時鐘域間采用 異步 FIFO 來作為數(shù)據(jù)緩沖 [4]。不適合國內(nèi)目前的發(fā)展狀況。 實現(xiàn) 路燈 系統(tǒng)的控制方法很多可以用標準邏輯器 件可編程控制器 PLC單片機等方案來實現(xiàn)。接近人類思維本身而便于復(fù)雜系統(tǒng)設(shè)計和電路設(shè)計。 當路燈出現(xiàn)故障時，系統(tǒng)還會發(fā)出故障報警并顯示故障路燈的編號 。 5 實評總分 成績等級 評閱教師評審意見： 評閱教師簽名： 說明：評定成績分為優(yōu)秀、良好、中等、及格、不及格五個等級，實評總分 90— 100 分記為優(yōu)秀， 80— 89 分記為良好， 70— 79分記為中等， 60— 69 分記為及格， 60 分以下記為不及格。 10 研究方案的 設(shè)計能力 整體思路清晰；研究方案合理可行。用語、格 式、圖表、數(shù)據(jù)、量和單位、各種資料引用規(guī)范化、符合標準。 5 能力水平40% 查閱文獻 資料能力 能獨立查閱相關(guān)文獻資料，歸納總結(jié)本論文所涉及的有關(guān)研究狀況及成果。 K 資 格 審 查 項 目 是 否 01 工作量是否達到所規(guī)定要求 02 文檔資料是否齊全（ 4任務(wù)書、開題報告、答辯申請、定稿論文及其相關(guān)附件資料等） 03 文檔是否符合規(guī)范化要求 04 是否按時向指導(dǎo)教師提交全部正式材料 05 是否剽竊他人成果或者直接照抄他人設(shè)計（論文） 06 是否為已公開發(fā)表的個人論著 備 選 是否多人設(shè)計一個系統(tǒng)或者合作一個課題 （多人設(shè)計一個系統(tǒng)或者合作一個課題）內(nèi)容是否雷同 系畢業(yè)論文（設(shè)計）工作領(lǐng)導(dǎo)小組意見： 符合答辯資格，同意答辯 □ 不符合答辯資格，不同意答辯□ （公章） 年 月 日 注： 此表為學(xué)生畢業(yè)論文（設(shè)計）定稿后申請答辯，及系領(lǐng)導(dǎo)小組對申請答辯學(xué)生進行資格審查時用；資格審查項目由指導(dǎo)教師填寫。 J 湖南科技學(xué)院畢業(yè)論文（設(shè)計）答辯申請暨資格審查表 學(xué)生姓名 林鵬 學(xué) 號 202006002212 系 別 電子工程系 專 業(yè) 電子信息工程 班 級 0902 指導(dǎo)教師 包本剛 畢業(yè)論文（設(shè)計）題目： 基于 FPGA的路燈控制系統(tǒng)的設(shè)計 內(nèi)容綜述 （對畢業(yè)設(shè)計或論文的研究步驟和方法、主要內(nèi)容及創(chuàng)新之處進行綜述，提出答辯申請） ： 本文的主要描述了利用 FPGA 實現(xiàn) 城市路燈系統(tǒng)控制 功能。 學(xué) 生 簽 名： 2020年 1月 15日 指導(dǎo)教師簽名： 2020年 1月 15日 指導(dǎo)內(nèi)容 記錄（三 ) 論文開題指導(dǎo)： 題目應(yīng)該簡短、明確、有概括性； 摘要內(nèi)容應(yīng)包括研究的目的、方法、結(jié)果和結(jié)論； 關(guān)鍵詞應(yīng)采用能覆蓋論文主要內(nèi)容的通用詞條； 正文一般應(yīng)包括緒論、論文主體及結(jié)論等部分 ； 結(jié)論是畢業(yè)論文的總結(jié)，要求精煉、準確地概述全文的主要觀點。 2. 全文的行距不對、參考文獻引用錯誤，請認真閱讀新的《撰寫規(guī)范》。 E 完成期限和采取的主要措施： 完成期限： 2020年 4月完成論文。將控制芯片應(yīng)用到路燈控制系統(tǒng)上，使得控制更加高效和人性化，也更環(huán)保和節(jié)能，而使用 FPGA 來設(shè)計路燈控制系統(tǒng) ， 而且器件性價比極高。 2. 利用基于 VHDL的 EDA設(shè)計工具，采用大規(guī)?？删幊踢壿嬈骷?FPGA，通過設(shè)計芯片來實現(xiàn)系統(tǒng)的功能 。本人完全意識到本聲明的法律結(jié)果由本人承擔。 C 文獻查閱指引 ： [1] 楊宇，曾謝華，譚可，等 .模擬路燈控制系統(tǒng)軟件設(shè)計［ J］ . 昆明 冶金高等專科學(xué)校學(xué)報，2020,20（ 1）： 3540. [2] FPGA Architectures Part1. [3] FPGA Architectures Part2. [4] Clifford Synthesis and Scripting Techniques for Designing Multi2Asynchronous Clock Designs. [5] , A minimal sourcesynchronous interface, ASIC/SOC Conference, Annual IEEE International,2528 Page:443447. [6] William ,John Digital Systems Engineering, CambridgeUniversity Press,1998,Page:468. [7] Clifford Synthesis and Scripting Techniques for Designing MultiAsynchronous Clock Designs,Sunburst Design,Inc. [8] 于海 ,樊曉椏 .基于 FPGA異步 FIFO的研究與實現(xiàn) [J].微電子學(xué)與計算機 ,2020,24(3):210213. [9] 夏宇聞 .Verilog數(shù)字系統(tǒng)設(shè)計教程 .北京航空航天大學(xué)出版社 .2020. [10] Rabaey [M].北京 :清華大學(xué)出版社 ,l999. 畢業(yè)論文（設(shè)計）進度安排： 2020 年 9 月 28 日 — 2020 年 11 月 15 日：收集有關(guān)方面的資料； 2020 年 11 月 16 日 — 2020 年 12 月 5 日：在對資料充分研究的基礎(chǔ)上，提出可行的設(shè)計 方法； 2020 年 12 月 6 日 — 2020 年 5 月 10 日：通過對系統(tǒng)的 仿真 測試；并從 硬件實物 上給于 證明； 2020 年 5 月 15 日 — 2020 年 5 月 20 日：論文總結(jié)、答辯。 主要內(nèi)容： 本文主要研究了基于 FPGA 的路 燈控制系統(tǒng)的應(yīng) 用 ， 研究的主要內(nèi)容如下： ? 研究了 VHDL 電路設(shè)計 ； ? 研究了 EDA 技術(shù)原理以及其核心芯片 FPGA 的功能及其特點 ； ? 用 EDA 控制技術(shù)設(shè)計了系統(tǒng)總體框架結(jié)構(gòu)：時鐘產(chǎn)生電路模塊、路燈信號譯碼模塊、定時控制模塊、路 燈計數(shù)時間模塊 ； 研究方法： 通過瀏覽有 關(guān)書籍學(xué)習 EDA設(shè)計的有關(guān)知識，學(xué)會 VHDL 編程 語言。 設(shè)計的總體思路是什么？ 我的總體設(shè)計思路是基于 FPGA器件實現(xiàn)模擬路燈系統(tǒng)的控制。 注：此表用于指導(dǎo)教師 在學(xué)生畢業(yè)論文（設(shè)計）初稿完成后對學(xué)生執(zhí)行任務(wù)書情況進行中期檢查時用，由指導(dǎo)教師填寫。 學(xué) 生 簽 名： 2