cmos集成電路工藝流程-文庫(kù)吧在線文庫(kù)
【正文】 9秒 20:35: ? 1楚塞三湘接，荊門九派通。 2023年 2月 下午 8時(shí) 35分 :35February 28, 2023 ? 1行動(dòng)出成果，工作出財(cái)富。第三章 CMOS集成電路工藝流程 白雪飛 中國(guó)科學(xué)技術(shù)大學(xué)電子科學(xué)與技術(shù)系 ? 多晶硅柵 CMOS工藝流程 ? 可 用器件 ? 工 藝擴(kuò)展 提綱 2 多晶硅柵 CMOS工藝流程 ? 初始材料 – 重?fù)诫s P型 (100)襯底硅， P+ – 減 小襯底電阻，提高抗 CMOS閂鎖效應(yīng)能力 ? 外 延生長(zhǎng) – 在襯底上生長(zhǎng)一層輕摻雜 P型外延層， P – 厚 度 5~10um – 可以比 CZ硅更精確的控制外延層的電學(xué)特性，從而更好的控制器件參數(shù) 襯底 材料 4 ? N阱擴(kuò)散 – 熱氧化 – N阱掩模板光刻氧化層 – 磷離子注入 – 高溫推進(jìn)，同時(shí)形成緩沖氧化層 ? N阱工藝 – 能夠提供性能稍好的 NMOS晶體管，并允許襯底接地 N阱擴(kuò)散 5 ? 反型槽工藝 – 淀積氮化硅 – 反 型槽掩模板光刻氮化硅 – 刻 蝕場(chǎng)區(qū)氮化硅 反型槽 6 溝道終止注入 7 ? LOCOS氧化 ? 刻 蝕去除氮化硅 ? 去 除緩沖氧化層 ? 生 長(zhǎng)虛擬氧化層 LOCOS工藝和虛擬柵氧化 8 ? 閾值調(diào)整 – 硼注入調(diào)整閾值電壓 – 剝 除虛擬柵氧化層 ? 柵氧化層 – 干氧法 – 氧化過(guò) 程很短，柵氧化層很薄 閾值調(diào)整和柵氧化層生長(zhǎng) 9 ? 本征多晶硅淀積 ? 多晶硅掩模光刻、多 晶 硅層刻蝕 ? 多
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1