北京大學集成電路工藝流程簡介-文庫吧在線文庫
【正文】 )，形成金屬互連線240。Cu連線工藝有望從根本上解決該問題?IBM、 Motorola等已經(jīng)開發(fā)成功240。設(shè)計制備 NMOSFET的工藝，并畫出流程圖240。 1故人江海別，幾度隔山川。 二月 215:09 上午 二月 2105:09February 01, 2023240。 05:09:2805:09:2805:092/1/2023 5:09:28 AM240。 01 二月 20235:09:28 上午 05:09:28二月 21240。 楊柳散和風，青山澹吾慮。 1知人者智，自知者明。 2023/2/1 5:09:2805:09:2801 February 2023240。 01 二月 20235:09:28 上午 05:09:28二月 21240。 1越是沒有本領(lǐng)的就越加自命不凡。 1少年十五二十時，步行奪得胡馬騎。 05:09:2805:09:2805:09Monday, February 01, 2023240。 5:09:28 上午 5:09 上午 05:09:28二月 21240。 1他鄉(xiāng)生白發(fā)，舊國見青山。 雨中黃葉樹，燈下白頭人。Salicide工藝?淀積多晶硅、刻蝕并形成側(cè)壁氧化層；?淀積 Ti或 Co等難熔金屬?RTP并選擇腐蝕側(cè)壁氧化層上的金屬；?最后形成 Salicide結(jié)構(gòu)集成電路封裝工藝流程各種封裝類型示意圖 集成電路工藝小結(jié)240。場區(qū)隔離240。形成橫向氧化物隔離區(qū)?去掉光刻膠，把硅片放入氧化爐氧化，形成厚的場氧化層隔離區(qū)?去掉氮化硅層240。合金240。形成硅化物?淀積氧化層?反應離子刻蝕氧化層，形成側(cè)壁氧化層?淀積難熔金屬 Ti或 Co等?低溫退火，形成 C47相的 TiSi2或 CoSi?去掉氧化層上的沒有發(fā)生化學反應的 Ti或 Co?高溫退火，形成低阻穩(wěn)定的 TiSi2或 CoSi2240。制膜：?氧化：干氧氧化、濕氧氧化等?CVD： APCVD、 LPCVD、 PECVD?PVD：蒸發(fā)、濺射作 業(yè)240。多晶硅的化學汽相淀積： 利用多晶硅替代金屬鋁作為 MOS器件的柵極是 MOS集成電路技術(shù)的重大突破之一，它比利用金屬鋁作為柵極的 MOS器件性能得到很大提高，而且采用多晶硅柵技術(shù)可以實現(xiàn)源漏區(qū)自對準離子注入，使 MOS集成電路的集成度得到很大提高。濺射法進行干氧和濕氧氧化的氧化爐示意圖化學汽相淀積 (CVD)240。擴散時的掩蔽層，離子注入的 (有時與光刻膠、 Si3N4層一起使用 )阻擋層240。離子注入：將具有很高能量的雜質(zhì)離子射入半導體襯底中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目 (劑量 )決定 ? 摻雜的均勻性好?溫度低：小于 600℃?可以精確控制雜質(zhì)分布?可以注入各種各樣的元素?橫向擴展比擴散要小得多。選擇性好、對襯底損傷較小，但各向異性較差240。幾種常見的光刻方法?接觸式光刻： 分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。集成電路設(shè)計與制造的主要流程框架設(shè)計芯片檢測單晶、外延材料掩膜版芯片制造過程 封裝 測試 系統(tǒng)需求 集成電路的設(shè)計過程： 設(shè)計創(chuàng)意 + 仿真驗證集成電路芯片設(shè)計過程框架 From 吉利久教授是功能要求行為設(shè)計（ VHDL）行為仿真綜合、優(yōu)化 —— 網(wǎng)表時序仿真布局布線 —— 版圖后仿真否是否否是Sing off— 設(shè)計業(yè) —— 制造業(yè) —芯片制造過程由氧化、淀積、離子注入或蒸發(fā)形成新的薄膜或膜層曝 光刻 蝕硅片測試和封裝用掩膜版重復2030次集成電路芯片的顯微照片集成電路的內(nèi)部單元集成電路的內(nèi)部單
教學課件相關(guān)推薦
鄂ICP備17016276號-1