cmos反相器原理圖版圖的仿真設(shè)計(jì)學(xué)年畢業(yè)論文-文庫吧在線文庫
【正文】 CMOS反相器原理圖 17 17 打開LEdit軟件新建版圖文件 17 取代設(shè)定 17 17 17 18 編輯PMOS 18 編輯NMOS 18 其他部分 20 21結(jié)論 22參考文獻(xiàn) 23前言CMOS結(jié)構(gòu)的主要優(yōu)點(diǎn)是電路的靜態(tài)功耗非常小，電路結(jié)構(gòu)簡單規(guī)則，使得它可以用于大規(guī)模集成電路、超大規(guī)模集成電路。Abstract The plex digital circuits are constituted by the basic gate circuits,and the Gate circuits is the logic at various kinds of logic gates39。因此此次針對CMOS反相器原理圖、版圖設(shè)計(jì)與仿真 也是很有必要的自己學(xué)會(huì)了Tanner EDA 軟件的使用。集成電路專業(yè)學(xué)年論文論文題目：CMOS反相器原理圖版圖設(shè)計(jì)與仿真摘要門電路是構(gòu)成各種復(fù)雜數(shù)字電路的基本邏輯單元，掌握各種門電路的邏輯功能和電氣特性，對于正確使用數(shù)字集成電路是十分必要的。鎖存器、數(shù)據(jù)選擇器、譯碼器和狀態(tài)機(jī)等精密數(shù)字符件都需要使用基本反相器。版圖。 territory。（2）抗干擾能力很強(qiáng)。 第一章 使用SEdit編輯設(shè)計(jì)CMOS反相器原理圖 繪制CMOS反相器原理圖在此次實(shí)例設(shè)計(jì)中采用Tanner EDA 軟件中的SEdit組件設(shè)計(jì)CMOS反相器的原理圖，進(jìn)而掌握SEdit的基本功能和使用方法。圖 12 設(shè)定顏色SEdit編輯方式是以模塊為單位而不是以文件為單位，一個(gè)文件中可以包含多個(gè)模塊，而每一個(gè)模塊則表示一種基本組件或者一種電路。圖 13 Symbol Browser界面按住Alt鍵拖動(dòng)鼠標(biāo)，可移動(dòng)選中對象。圖16 反相器電路圖在此次實(shí)例設(shè)計(jì)中采用軟件中的SEdit組件設(shè)計(jì)CMOS反相器順?biāo)矔r(shí)仿真的原理圖[5],進(jìn)一步掌握SEdit的基本功能和使用方法?！啊保丛赟pice文件的主程序之前插入文件“”。 在命令工具對話框中選擇Output項(xiàng)中的Transient results選項(xiàng)，在List Of Plot框中分別添加要觀察的節(jié)點(diǎn)電壓。圖110 添加分析設(shè)定命令行設(shè)定欄目圖111 添加輸出設(shè)定命令行的設(shè)定細(xì)則圖112 設(shè)定后Spice文件單擊命令工具欄中的“開始”按鈕，打開Run Simulation對話框，如圖示十二所示，選中Showing during單選按鈕，再單擊Start Simulation按鈕，則會(huì)出現(xiàn)模擬狀態(tài)窗口，并自動(dòng)打開WEdit窗口，以便觀察模擬波形如圖113.圖113 瞬態(tài)分析結(jié)果圖此次設(shè)計(jì)主要完成在TSpice軟件中的反相器的直流傳輸特性仿真與分析。圖115 修改電壓源vvdd的屬性圖：116 修改電壓源vin屬性 輸出spice文件輸出成Spice文件，包含文件“”： 以上兩步和“反相器瞬時(shí)分析”中兩步驟類似，在此從略。圖119 直流傳輸特性波形圖 結(jié)果分析有上圖可以看出隨著輸入信號的增大，反相器的工作狀態(tài)可以分為5個(gè)階段來描述。LEdit編輯方式是以組件（Cell）為單位而不是以文件為單位，一個(gè)文件中可以包含多個(gè)組件，而每一個(gè)組件則表示一種說明或者一種電路版圖。此次設(shè)計(jì)設(shè)定1個(gè)Lambda為1000個(gè)Internal Unit，也設(shè)定1個(gè)Lambda等于1個(gè)Micron。圖23 PMOS組件結(jié)果圖按照N Select層、Active層、Ploy層、Mental1層、Active contact層的流程編輯NMOS組件[8]。設(shè)定后的結(jié)果如圖26所示。還有呢就是在LEDIT模塊里面畫好的版圖文件我們可以做DRC驗(yàn)證，這樣還可以在TSpice中對其進(jìn)一步的驗(yàn)證進(jìn)入激勵(lì)通過仿真還可以再次觀看其波形以確定其正確性。以前就會(huì)使用TSpice直接寫網(wǎng)表然后添加激勵(lì)進(jìn)行仿真，現(xiàn)在我明白了可以由電路圖直接向spice網(wǎng)表進(jìn)行轉(zhuǎn)化，比如有一個(gè)很大的電路圖可能有幾十個(gè)或者上百個(gè)管子或器件要是直接寫網(wǎng)表是不現(xiàn)實(shí)的因?yàn)楣?jié)點(diǎn)太多工程師很容易寫錯(cuò)，要是能夠由電路原理圖直接向網(wǎng)表轉(zhuǎn)化就會(huì)方便的很多，既節(jié)省了時(shí)間也避免了不必要的的錯(cuò)誤。兩個(gè)管子?xùn)艠O相連打孔并外接出去連接輸入端in，源漏相連外接至out。其中，N Well層寬為24
數(shù)學(xué)相關(guān)推薦
鄂ICP備17016276號-1