【正文】 3配合AD818的濾波電路，末級級功率放大級是使用低噪聲的運放和高壓高速緩沖器搭配，使輸出電壓的有效值得到提高。寬帶放大器還用于時分多路通信、示波器、數(shù)字電路等方面的基帶放大器或脈沖放大器（帶寬從幾赫到幾十或幾百兆赫），用于測量儀器的直流放大器（帶寬從直流到幾千赫或更高），以及音響設備中的高保真度音頻放大器（帶寬從幾十赫到幾十千赫）等。從2002年超寬帶批準應用于民用以來，各個大學和研究機構都爭相對超寬帶低噪聲寬帶放大器進行研制。如果在信號幅值變化的情況下，這就要求LNA的增益可調。最大輸出電壓正弦波有效值Vo≥10V，輸出信號波形無明顯失真。、圖11 放大器的幅頻特性曲線第2章 系統(tǒng)的設計方案論證根據放大器設計的要求指標，帶寬和增益要求，放大器的帶寬要求可選，為10 MHz和5 MHz，增益在0～60dB連續(xù)可調，并且要求能夠在50Ω的負載提供有效值為10V的正弦波輸出。以OPA842為例，利用OPA842寬帶增益積打的特點，使輸入的小信號充分放大。方案三 ：采用集成寬帶的可調的增益放大器。方案二 ：采用集成功率放大芯片。51系列的單片機作為一種通用性很強的單片機，具有很強的實用性。七段數(shù)碼管作為最常用的的顯示器，具有編程簡單，而且價格低廉。而且由于要在通頻帶內平坦，選用二階的巴特沃斯低通濾波器，通過對電路Q點的選取可以將通帶內增益起伏控制在要求的范圍內。這樣設計的寬帶放大器增益范圍約為10~70dB，頻帶寬度大于 10MHz。AD603 的控制電壓的微小變化能夠引起增益的較大起伏，需要精確控制。末級放大級的增益大于 20dB，與中間級放大類似，也要選擇通頻帶內平穩(wěn)的電路。根據分析本系統(tǒng)的固有噪聲來源主要有寬帶噪聲、電阻熱噪聲及1/f 閃爍噪聲。在通過運算放大器之后由于客觀的諧波失真存在，會出現(xiàn)一定的相位失真的問題。從電路板的布局上進行考慮：我們避免在放大器下方走電源線及地線，以減小寄生電容以提高放大器的穩(wěn)定性。但是在正負電源與地之間一定要加去耦電容，不然電路會產生自激振蕩。模式二：VOUT與FDBK之間外接一個電阻REXT。這樣AD603的增益與VG成線性關系，方便控制。MAX539采用的這種“倒置”R 2R梯形網絡布。圖45 MAX539內部電路圖MAX539采用單極性輸出，輸出電壓范圍為0V～2VREFI N， VREFI N不能大于 VDD 2V，當輸入為FFFH時 ，輸出電壓為 (2VREFI N4095) / 4096 ，當輸入為 001H時 ，輸出電壓為(2VREFI N1) / 4096。避免了一般濾波電路中兩個參數(shù)互相影響，造成電路設計的困難。而當系統(tǒng)的截止頻率為5MHz時R=R1=R2=， C=C1=C2=15pF。設計要求能帶動50W的負載，并且最大輸出電壓正弦波有效值≥10V，這就要求最大電流為300 mA。該液晶12864點陣液晶顯示模塊就是由128*64個液晶顯示點組成的一個128列*64行的陣列。該液晶采用8位數(shù)據口，2組電源和地控制，5位命令控制端口和3位液晶屏亮度控制接口共20個接口端。能夠直接驅動 8位共陰數(shù)碼管（或 64 只獨立的 LED） ，同時還可以掃描管理多達 64 只按鍵。ZLG7290的I2C接口傳輸速率可達32kbit/s 容易與處理器接口并提供鍵盤中斷信號 提高主處理器時間效率。不然會給單片機帶來不穩(wěn)定因素。在經過三端集成穩(wěn)壓器(7805，7905，7815，7915)整出穩(wěn)定177。圖416 系統(tǒng)供電穩(wěn)壓電源電路第5章 系統(tǒng)的軟件設計 系統(tǒng)總體軟件設計本課題采用MSP430F169作為系統(tǒng)微處理器，系統(tǒng)軟件功能框圖如圖51所示。圖53 液晶顯示地址為了使液晶點位置信息與存儲地址的對應關系更直觀關，將64*64液晶屏從上至下8等分為8個顯示塊，每塊包括8行*64列個點陣。則當向12864的左半屏（CS1=1,CS2=0）寫（R/W=0）數(shù)據（RS=1）時，總線地址為0x1111010111111111。注意：無論是寫數(shù)據還是讀數(shù)據一定要先查忙（對左右半屏讀命令），只有在BF=0時才能對LCD進行操作（3）LCD初始化包含開顯示（0x3F），起始行（0xC0)，設置起始頁地址（0xB8）和Y地址（0x40），即分別向LCD的左右半屏寫命令。12864點陣型液晶對應的DDRAM有1024個地址，無論是顯示字符還是圖片，靈活設置起始頁地址和Y地址，可以達到想要的結果。 直接式I2C總線是指被控集成電路直接或通過電阻掛在I2C總線上，其電路工作原理圖如圖55所示。如果產生重復起始Sr條件而不產生停止條件，總線會一直處于忙的狀態(tài)。當從機不能響應從機地址時（例如它正在執(zhí)行一些實時函數(shù)不能接收或發(fā)送）從機必須使數(shù)據線保持高電平。但是如果主機仍希望在總線上通訊，它可以產生重復起始條件 Sr和尋址另一個從機，而不是首先產生一個停止條件。鍵值寄存器(Key)地址：01H，復位值00H。命令緩沖區(qū)(CmdBuf0 ~CmdBuf1)地址 07H~ 08H。 設計用到的指令如下：(1) 左移指令如圖59所示?！?”閃爍，高四位無顯示。圖512 循環(huán)右移指令例：DpRamB~DpRam0= “87654321”其中“3”閃爍，ScanNum=5（“87”不顯示）。MAX539進行一次轉換需要輸入2個8位字 (共 16位) 。而在CS為高電平時 ，串行數(shù)據不能輸入MAX539。在增益控制部分和后級功率放大部分也都采用了此方法。AD603的輸出失調電壓問題：由于 AD603有大約20 mV的輸出失調電壓(直流偏移電壓), 前一級 AD603 的輸出失調電壓會被后一級所放大。經過查找發(fā)現(xiàn)當電路中數(shù)字芯片和模擬芯片的地線混接在一起發(fā)現(xiàn)會引入一些未知的干擾。負載電阻：根據電路末級功率放大電路，電路的負載電阻達到了50W的要求電壓增益測試：加入 10MHz，有效值 1mV 的正弦波，達到60dB增益要求，且波形失真度僅為 %。但是由于用的同軸電纜屏蔽效果并不好，所以測量輸入端短路的噪聲電壓時隨輸入短接方式不同而有很大的誤差。進一步擴大系統(tǒng)的帶寬，同時讓系統(tǒng)的幅頻特性更接近理想的曲線。[3] 杜永、張赤斌、248(1)： 3638。[11] 杜維、張宏建、：化學工業(yè)出版社，2008，3228。衷心感謝我的父母，是他們的鼓勵和幫助才使我在畢業(yè)設計過程中堅持不懈的努力，最終使畢業(yè)設計得以順利完成。[15] 馬忠梅、籍順心、張凱、：北京航空航天大學出版社，2007：46286。[7] 溫振霖、阮新波、25(1)：9096。同時系統(tǒng)的可預置帶寬點由于器件的原因，只能有兩點，但是如果選用高頻幅頻特性好的器件，系統(tǒng)化的可預置帶寬點可以進一步增加。測試過程中的誤差主要來源于電磁干擾，如測試噪聲時，波形上疊加有 100kHz的開關電源產生的噪聲。采用多種抗干擾措施來處理前級放大，選用集成芯片作增益控制和功率放大，因而設計很靈活也很容易實現(xiàn)。 輸入端接上信號，先將放大器調節(jié)到60dB 增益處時，斷開輸入信號，將輸入端對地短接，輸出端接示波器觀察到噪聲的峰峰值小于300mV，達到要求?？刂齐妷旱男拚龁栴}：%，理論上可以忽略，但是AD603的輸出增益誤差為1dB，在實際中呈現(xiàn)的輸出電壓與控制字為非線性關系，需要做軟件修正。而ZLG7290在5V供電時會對I2C總線造成一定的干擾，導致信號傳輸?shù)牟环€(wěn)定。第6章 系統(tǒng)調試及測試結果 調試過程中若干問題的解決 系統(tǒng)防干擾措施本課題中系統(tǒng)的總增益為0～80dB，中間增益放大和末級增益放大最高能達到80dB，因此抗干擾措施必須要做得很好才能避免自激和減少噪聲。首先進入的四位是偽數(shù)據位(這4位偽數(shù)據位在通常情況下是無效的， 僅在多個 DACs鏈形連接時有效)。(6) 按位下載數(shù)據且譯碼指令如圖514所示。執(zhí)行指令00110001B后，DpRamB~DpRam0=“432165” ?！?”閃爍，高兩位和低兩位無顯示 (2) 右移指令如圖510所示。命令解釋控制是指通過解釋命令緩沖區(qū)(CmdBuf0~CmdBuf1)中的指令，間接訪問底層寄存器實現(xiàn)擴展控制功能。RepeatCnt=0時，表示單擊鍵RepeatCnt 大于0時，表示鍵的連擊次數(shù)。系統(tǒng)寄存器(StemReg)地址為00H，位值11110000B。圖57 I2C總線響應數(shù)據的傳輸遵循圖58所示的格式。但是沒有這種接口的微控制器在每個時鐘周期至少要采樣 SDA 線兩次來判別有沒有發(fā)生電平切換。圖55 直接式I2C總線原理圖在I2C總線中，唯一出現(xiàn)的是被定義為起始S和停止P條件見圖56的情況。而且都可以作為一個發(fā)送器或接收器，由器件的功能決定很明顯LCD驅動器只是一個接收器。（5）指定位置顯示一個ASCII碼① 首先將起始頁地址和起始Y地址設置好，寫入ASCII碼的上半部分（8個字節(jié)數(shù)據）② 重新設置起始頁地址和起始Y地址，寫入ASCII碼的下半部分（另8個字節(jié)數(shù)據）（6）指定位置顯示漢字同顯示ASCII碼基本相似，只是上下部分分別有16個字節(jié)數(shù)據需要寫入DDRAM。讀左半屏數(shù)據：data=RD1（data存儲讀取到的數(shù)據）。因此存儲單元地址包括頁地址（Xpage，0~7）和列地址（Yaddress，0~63）。512*8 bits RAM中某個存儲單元的地址由頁地址（Xpage，0~7）和列地址（Yaddress，0~63）確定。在數(shù)字電源端口和模擬電源端口之間經過電感隔離后，還經過電容隔離，從而提高系統(tǒng)的穩(wěn)定。15V直流電壓，作為系統(tǒng)的供電電壓。為了使電源更加穩(wěn)定，一般要在Vcc到GND之間接入47～470uF的電解電容C30。ZLG7290的從地址為70H，器件內部通過I2C總線訪問的寄存器地址范圍為00H~17H，任一寄存器都可按字節(jié)直接讀寫，并支持自動增址功能和地址翻轉功能。圖412 液晶接口電路 鍵盤接口電路系統(tǒng)為方便輸入輸出，才用4*4的陣列式鍵盤作為本課題的輸入設置端口。圖形或漢字的點陣信息當然由自己設計，問題的關鍵就是顯示點在液晶屏上的位置（行和列）與其在存儲器中的地址之間的關系。 ~18V電壓下供電正常工作。2）W，在通頻帶內的起伏控制在1 dB以內，且最高頻率能達到10MHz。Q點決定電路幅頻特性曲線的穩(wěn)定度。圖46 MAX539產生控制電壓電路 濾波電路設計設計要求放大器的帶寬在5MHz、10MHz 兩點可預置并顯示。故基準電壓決定了 DAC全碼時轉換輸出電壓的大小。它具有接口簡單、轉換時間短、功耗低、體積小等特點。當VG在500mV~+500mV范圍內以40dB/V（既25mV/dB）進行線性增益控制，增益G(dB)與控制電壓VG之間的關系為：G(dB）=40VG+Goi（i=1，2，3），其中VG=VGPOSVGNEG（單位為伏特），Goi分別為三種不同模式的增益常量：GO1=10dB，GO2=10~30dB（由REXT決定，當REXT=，GO2=20dB），GO3=30dB。以上特點很適合構成程控增益放大器。OPA642是一款超寬帶低噪聲運算放大器。綜合考慮，采用較低階數(shù)的其他種類濾波器來使相位非線性盡減小。最后：對于1/f 閃爍噪聲，長可將其歸一化為1Hz 噪聲，利用電壓頻譜密度曲線給出的數(shù)據進行計算。中間級的零點漂移也不可忽略，AD603的電壓偏移最大為 20mV，經過 60dB 放大理論上可以產生最大 20V 的輸出失調電壓，因此必須進行調零。但是如果將濾波器加在兩片AD603中間時，可以消除這種情況。選擇作跟隨器時增益穩(wěn)定的運放，使用OPA642 以下 。第3章 系統(tǒng)的理論分析與計算 帶寬增益積分析設計要求放大器的最大電壓增益AV≥60dB，即1000倍，3dB 通頻帶 0～10MHz，則系統(tǒng)總的帶寬增益積要求為1000 10MHz = 1GHz。但是相比數(shù)碼管液晶的成本略顯過高