【正文】 分立元件搭建電路。但是集成功放一般用于音頻放大，放大器的帶寬受到限制，很難滿足設(shè)計的要求。最終選擇方案三。方案二 ：選用TI公司的MSP430F169系列的單片機(jī)處理器。比較方案一和方案二，兩款單片機(jī)從功耗和功能上考慮選用MP430單片機(jī)能較好完成系統(tǒng)的設(shè)計。方案二 ：選用液晶顯示屏顯示。方案一 ：使用現(xiàn)成的濾波器芯片，如Maxim公司的開關(guān)電容濾波器芯片MAX262，可以實(shí)現(xiàn)低通、高通、和帶通濾波器。方案二雖然電路搭建好了后截止頻率不變，但是本課題只設(shè)定了2個截止頻率。主要指標(biāo)分配為 ： 前級緩沖級：用一片OPA642做成前級電壓跟隨器，電壓增益為0dB，帶寬200MHz；中間放大級：用兩片AD603級聯(lián)，選10～30dB模式，兩片最終增益 20~60dB，帶寬60MHz ；中間低通濾波器：用兩片AD818搭建2階有源濾波器，分別為5 MHz和10 MHz的低通濾波器。輸入級OPA642末級功率放大OPA 603程控電壓放大器 AD603有源濾波器AD811程控電壓放大器 AD603單片機(jī)控制DA電壓輸出圖31 總體電路框圖 通頻帶內(nèi)增益起伏控制分析系統(tǒng)通頻帶內(nèi)的增益起伏同時受到濾波器和各級運(yùn)算放大器的帶內(nèi)增益平坦度的影響。濾波器的帶內(nèi)增益起伏受到濾波器Q點(diǎn)選取而變化，巴特沃斯濾波器通帶內(nèi)比較平坦， dB以下。但是實(shí)際過程中兩邊AD603級聯(lián)在增益過大時會產(chǎn)生共激震蕩，造成整個電路不穩(wěn)定。直流電源的供電的穩(wěn)定性也會對各級放大產(chǎn)生影響。圖32 OPA603幅頻響應(yīng) 抑制零點(diǎn)漂移分析我們設(shè)計使用了高質(zhì)量的穩(wěn)壓直流電源和部分經(jīng)過老化實(shí)驗的元件，可大大減小由此而產(chǎn)生的漂移。因此對OPA603 也要進(jìn)行調(diào)零。為了避免電阻熱噪聲， 我們在系統(tǒng)中應(yīng)用低噪聲電阻作為反饋回路的電阻，在不影響放大器頻率響應(yīng)的前提下使用阻值較低的電阻作為反饋電阻，電阻熱噪聲可利用 en=公式計算。 線性相位分析與計算如果一個頻率為ω 的正弦信號通過系統(tǒng)后，它的相位落后 ?，則該信號被延遲了? /ω的時間。影響相位線性度的最重因素是濾波網(wǎng)絡(luò)的相頻特性。(a)5MHz截止頻率的巴特沃斯濾波器 (b)10 MHz截止頻率的巴特沃斯濾波器圖33對于放大器的穩(wěn)定性分析，我們主要考慮三個方面的問題：由于采用三級放大器級聯(lián)的方式，為了減少高頻自激和消振困難，在相鄰的放大器之間加入電壓跟隨器作隔離； 同時， 為了消除內(nèi)阻引起的寄生震蕩，還要在運(yùn)放電源端就近接去耦電容。并且盡量減少信號走線長度來減小寄生效應(yīng)的影響。5V供電，在作為增益為1的電壓跟隨器是其貸款可以達(dá)到400 MHz超低噪聲， ，在正弦信號有效值為10mV時引入噪聲量小于1%，可以忽略不計。圖中加在梯型網(wǎng)絡(luò)輸入端(V INP) 的信號經(jīng)衰減后，由固定增益放大器輸出，衰減量是由加在增益控制接口的電壓決定。圖42 AD603內(nèi)部原理圖當(dāng)VOUT和FDBK兩管腳的連接不同時，有三種模式可供選擇。當(dāng)REXT=，增益范圍為1~+41dB。圖43 AD603增益與控制電壓曲線根據(jù)本課題要求，選用AD603的模式一將VOUT與FDBK短路，~+ dB。圖44 程控放大器AD603電路 控制電壓產(chǎn)生電路由于要產(chǎn)生精確地控制的電壓，通過比較選用MAX539作為本課題的DA芯片。MAX539的內(nèi)部電路圖如圖45所示。MAX539的輸出緩沖放大器是單位增益穩(wěn)定的BICMOS運(yùn)算放大器，輸出緩沖放大器的輸出具有短路電流保護(hù)功能，能驅(qū)動2kΩ和100pF的負(fù)載。推薦使用的基準(zhǔn)電壓源為 MAXIM公司的MAX873A。表41 MAX539輸入數(shù)字量和輸入電壓值的關(guān)系輸入數(shù)字量輸出電壓值1111 1111 1111+2(VREFIN)*4095/40961000 0000 0001+2(VREFIN)*2049/40961000 0000 0000+2(VREFIN)*2048/4096=+VREFIN0111 1111 1111+2(VREFIN)*2047/40960000 0000 0001+2(VREFIN)*1/40960000 0000 00000而控制電壓由MAX539產(chǎn)生，在MAX539的基準(zhǔn)電壓腳接2V電壓這樣在0~1V之間便有1024個檔位，實(shí)現(xiàn)60/1024= dB的步進(jìn)，完全滿足設(shè)計中的要求。經(jīng)過比較，選擇二階有源巴特沃斯濾波器作為本課題濾波器，經(jīng)典濾波電路如圖47所示。電路的截止頻率f=1/2πRC ，電路的增益K=31/Q=1+R4/R3。設(shè)計要求截止頻率為10MHz和5MHz。通過單片機(jī)給信號控制一組繼電器來實(shí)現(xiàn)系統(tǒng)的的帶寬的變化，電路設(shè)計如圖48所示。圖49 OPA603內(nèi)部原理圖能在177。BUF634是超寬帶高壓高速緩沖器，內(nèi)部原理圖如圖410所示。最終選用一片OPA603和2片BUF634搭配從而能較好滿足題設(shè)的要求，最終設(shè)計電路如圖411所示圖中OPA642提供16 dB的電壓增益，通過和BUF634的搭配，提供至少300mA的電流輸出。存儲這些點(diǎn)陣信息的RAM稱為顯示數(shù)據(jù)存儲器。左右半屏驅(qū)動電路及存儲器分別由片選信號CS1和CS2選擇。液晶接口連接圖如圖412所示，通過調(diào)節(jié)滑動電位器R1可以調(diào)節(jié)液晶屏的亮度，從而選擇適宜的亮度來進(jìn)行顯示。考慮上述因素決定采用成熟的鍵盤接口芯片，經(jīng)過查找最終選用鍵盤接口管理芯片ZLG7290作為鍵盤和單片機(jī)中間級，大大節(jié)省了單片機(jī)接口資源。另外 ZLG7290B 內(nèi)部還設(shè)置有連擊計數(shù)器，能夠使某鍵按下后不松手而連續(xù)有效。SCL為其與微機(jī)的時鐘接口而SDA為其與微機(jī)的數(shù)據(jù)接口。ZLG7290的I2C總線通信接口主要由3個引腳構(gòu)成：SDA、SCL和INT，引腳接口如圖414所示。晶振通常取值8MHz，調(diào)節(jié)電容C3和C4 通常取值在 10pF左右。圖415 鍵盤管理芯片ZLG7290電路圖 穩(wěn)壓電源電路由于設(shè)計要求自制穩(wěn)壓電源，從220V交流電要得到177。例如本課題信號有效值在10mV，如果電源的紋波有1 mV，在增益為60dB時即放大1000倍，會造成1V的失調(diào)電壓，從而導(dǎo)致信號的失真。15V直流電壓。為了保護(hù)電源由于輸出電流過高而被燒壞，在變壓器和整流電路的中間加上規(guī)格為3A的保險絲。單片機(jī)先根據(jù)鍵盤的按鍵判斷是選擇是設(shè)定增益還是帶寬鍵，然后根據(jù)輸入的數(shù)字顯示在液晶顯示屏上，同時確定設(shè)定值后給出相應(yīng)的控制信號，軟件流程圖如圖52所示。顯示時通過向指定顯示位置對應(yīng)的DDRAM中寫數(shù)據(jù)來顯示字符。（需要注意：二進(jìn)制的高低有效位順序與行號對應(yīng)關(guān)系因不同商家而不同）存放一個顯示塊的RAM區(qū)稱為存儲頁。當(dāng)然程序的編寫與硬件是分不開的。C文件中定義如下：define WD1 XBYTE[0xF5FF]，定義了總線地址后，對外部地址的操作變得非常簡單。寫數(shù)據(jù)a，WD1=a 或者 WD2=a。具體可查閱12864的PDF資料。圖54 顯示漢字所占的DDRAM（7）顯示一張圖片對于圖片，必然從第0頁第0列開始，可以一頁一頁（不分左右屏）顯示，也可以先寫左半屏后寫右半屏。 I2C總線軟件設(shè)計I2C總線支持任何IC生產(chǎn)過程(NMOS、CMOSC、雙極性)兩線――串行數(shù)據(jù)SDA和串行時鐘SCL線在連接到總線的器件間傳遞信息。主機(jī)是初始化總線的數(shù)據(jù)傳輸并產(chǎn)生允許傳輸?shù)臅r鐘信號的器件此時任何被尋址的器件都被認(rèn)為是從機(jī)。圖中的電阻R為隔離電阻，C為抗干擾電容，主要是為了提高I2C總線上數(shù)據(jù)傳輸?shù)目煽啃裕乐拐`動作進(jìn)人維修狀態(tài)和防止由于外部干擾信號改變I2C總線數(shù)據(jù)。當(dāng) SCL是高電平時SDA線由低電平向高電平切換表示停止條件起始和停止條件一般由主機(jī)產(chǎn)生。符號S將作為一個通用的術(shù)語既表示起始條件又表示重復(fù)起始條件。在響應(yīng)的時鐘脈沖期間，接收器必須將SDA線拉低，使它在這個時鐘脈沖的高電平期間保持穩(wěn)定的低。如果從機(jī)接收器響應(yīng)了從機(jī)地址但是在傳輸了一段時間后不能接收更多數(shù)據(jù)字節(jié)，主機(jī)必須再一次終止傳輸。這個地址共有 7 位緊接著的第8位是數(shù)據(jù)方向位R/W。圖58 I2C總線完整數(shù)據(jù)傳輸時序圖 ZLG7290軟件設(shè)計ZLG7290的I2C接口傳輸速率可達(dá)32kbit/s容易與處理器接口，并提供鍵盤中斷信號 提高主處理器時間效率。功能分位描述如下：KeyAvi ()置1時表示有效的按鍵動作(通鍵的單擊，連擊和功能鍵狀態(tài)變化)，/INT引腳信號有效(變?yōu)榈碗娖?；清0表示無按鍵動作 /INT引腳信號無效(變?yōu)楦咦钁B(tài))。當(dāng)Key=0時，表示沒有鍵被壓按下。功能鍵寄存器(FunctionKey)地址03H，復(fù)位值0FFH。用于傳輸指令。一個有效的指令由一字節(jié)操作碼和數(shù)個操作數(shù)組成，只有操作碼的指令稱為純指令，帶操作數(shù)的指令稱為復(fù)合指令。 例：DpRamB~DpRam0=“87654321”其中“4”閃爍 ScanNum= 5（“87”不顯示）。例：DpRamB~DpRam0=“87654321”其中“3”閃爍，ScanNum =5（“87”不顯示）。圖511 循環(huán)左移指令與左移指令類似，不同的是在每移動一位后 原最左位的顯示數(shù)據(jù)和屬性轉(zhuǎn)移到最右位。(4) 循環(huán)右移指令如圖512所示。 (5) SystemReg 寄存器位尋址指令如圖513所示。 單片機(jī)控制DA產(chǎn)生電壓模塊軟件設(shè)計由于MAX539的最高串行時鐘頻率為14MHz， (877kHz)， DAC的12位建立時間為25μs ， 因此全碼轉(zhuǎn)換的頻率只能限制在40kHz。圖515為MAX539的時序圖 。在CS的上升沿，移位寄存器將待轉(zhuǎn)換數(shù)字量(共12位)送入DAC寄存器并交DAC開始轉(zhuǎn)換。注意 ，在單片機(jī)編程時，要將待轉(zhuǎn)換數(shù)字量的高低位進(jìn)行左右交換，例如待轉(zhuǎn)換的數(shù)字量為03FFH，即0000001111111111B(在0000001111111111B中的前四位是偽數(shù)據(jù)位，不進(jìn)入DAC進(jìn)行轉(zhuǎn)換，可以為 0，也可以為1，對轉(zhuǎn)換結(jié)果沒有影響)，經(jīng)左右交換后即成為1111111111000000B，即 FFC0H。所用將輸入部分和增益控制部分裝在屏蔽盒中，避免由于電磁干擾而產(chǎn)生的級間干擾和高頻自激 ；構(gòu)建閉路環(huán)。實(shí)踐證明,電路的抗干擾措施比較好，在0kHz～10MHz 的通頻帶范圍和 0～80dB增益范圍內(nèi)都沒有自激。AD603雙片級聯(lián)的穩(wěn)定性問題：兩片AD603的最大增益可以達(dá)到60dB，但是實(shí)際制版時的工藝和走線存在不足，若兩片 AD603直接級聯(lián)，當(dāng)增益達(dá)到50dB時會出現(xiàn)自激震蕩，在加入屏蔽和改善電源濾波后效果仍不理想，而且正常情況下可以在兩片AD603之間加上電容進(jìn)行隔離，但是本課題由于要求能放大直流所用改想法不可行。而且由于前級輸入電路也會帶來直流偏移電壓，因此經(jīng)兩級放大電路放大以后的直流偏移會更加嚴(yán)重。若要進(jìn)一步消除誤差，提高精度，可考慮加入AGC反饋控制。同時布板時盡量縮短管腳間的距離，提高系統(tǒng)的高頻特性。用示波器對電源紋波進(jìn)行測量發(fā)現(xiàn)電源紋波在很小范圍內(nèi)。電路的有效值為10mV正弦信號在60dB增益下放大信號，和~60dB幅頻特性測試數(shù)據(jù)如表61和表62所示。設(shè)計與制作中抑制零漂的自歸零程序?qū)ο到y(tǒng)的零點(diǎn)漂移有很好的抑制作用，能使小信號的偏置真實(shí)地反映在輸出信號中。另外，增益較小時，所使用的信號源輸出噪聲電平和信號電平處于同一個數(shù)量級，波形不是很理想。 展望提高系統(tǒng)的增益，和高增益時系統(tǒng)的特性。但是將電路優(yōu)化，系統(tǒng)的帶寬有望在能擴(kuò)展。參考文獻(xiàn)[1] （模擬）.：高等教育出版社，2005：1234。[5] 王東劍、張小華、147(1)：5253。[9] 陸從青、2010，33(1)：6266。[13] 連全文、馮全源. ，2008，40(3)：2931。[17]潘永雄、. 西安：西安電子科技大學(xué)出版社，2007：13