場(chǎng)效應(yīng)管放大電路ppt課件-文庫(kù)吧在線文庫(kù)
【正文】 飽和區(qū) (即線性放大區(qū) )， iD 隨 vDS改變很小，因此 rd的數(shù)值很大，一般在幾十千歐到幾百千歐之間。 (b)、 (c)為電路符號(hào)。 ［轉(zhuǎn) 41］ 2022年 2月 9日星期三 第四章 50 2022年 2月 9日星期三 第四章 51 N溝道耗盡型 MOSFET ? N溝道耗盡型 MOSFET與 N溝道增強(qiáng)型MOSFET的 區(qū)別 在于在二氧化硅層中摻有大量的正離子，即使在 vGS＝ 0時(shí)，源漏之間舊存在著導(dǎo)電溝道。圖中電容 C對(duì) R起旁路作用，稱為源極旁路電容。 2022年 2月 9日星期三 第四章 63 ?例 電路參數(shù)如圖 ，Rg1=2MΩ， Rg2=47kΩ， Rdd＝ 30kΩ， R=2kΩ， VDD=18V， FET的 Vp=一 1V，IDSS＝ ，試確定 Q點(diǎn)。 gsV?gsV?［轉(zhuǎn) 71］ 2022年 2月 9日星期三 第四章 70 2022年 2月 9日星期三 第四章 71 ? 當(dāng) FET用在高頻或脈沖電路時(shí)，極間電容的影響不能忽略，這時(shí) FET需用高頻模型 (圖)來(lái)表示。和射極輸出器的 [式 ()]相比，可知 FET的gm相當(dāng)于 BJT的 (1+β)／ rbe≈β／ rbe。 ?關(guān)于 FET用作可變電阻等的詳細(xì)討論，可參閱有關(guān)文獻(xiàn)。 FET的三種基本放大電路的性能如表 。 2022年 2月 9日星期三 第四章 74 (1)中頻電壓增益 )..()(io)(mdmmdgsmomgsgsmgsi54411 ＝－＝＝＝＝RgRgRgRgRgVVAVVVVVVV?????????????2022年 2月 9日星期三 第四章 75 ? 式 ()中的負(fù)號(hào)表示 反相，共源電路屬倒相電壓放大電路。 2022年 2月 9日星期三 第四章 67 ?1． FET的小信號(hào)模型 ?在 FET的互導(dǎo) gm和輸出電阻 rd。 2022年 2月 9日星期三 第四章 58 2022年 2月 9日星期三 第四章 59 ?漏極電源 VDD經(jīng)分壓電阻 Rg1和 Rg2分壓后，通過(guò) Rg3供給柵極電壓 VG＝ Rg2VDD/(Rgl+Rg2)，同時(shí)漏極電流在源極電阻 R上也產(chǎn)生壓降 Vs＝IDR，因此，靜態(tài)時(shí)加在 FET上的柵源電壓為 : )(DDg2g1g2DDDDg2g1g2SGGSVRRRRIRIVRRRVVV???－ ?。剑 。剑健?022年 2月 9日星期三 第四章 60 ? 這種偏壓電路的另一特點(diǎn)是 適用于增強(qiáng)型管電路 。因此它需要有合適的柵極電壓。 ? c. 當(dāng) 絕緣層下方 感應(yīng)出 N型導(dǎo)電溝道后，在漏源之間加一正向電壓，當(dāng) vDS較小時(shí)，iD隨著 vDS的增大而迅速增大 (如圖 ) 。 2022年 2月 9日星期三 第四章 39 ? 除了以上參數(shù)外， JFET還有噪聲系數(shù)、高頻參數(shù)、極間電容等其他參數(shù)。 ? 互導(dǎo) gm是表征 FET放大能力的一個(gè)重要參數(shù)，單位為 mS或 μS。通常令 vDS＝ 10V， vGS＝ 0V時(shí)測(cè)出的 iD就是 IDSS。 ［轉(zhuǎn) 28］ 2022年 2月 9日星期三 第四章 27 ［轉(zhuǎn) 29］ 2022年 2月 9日星期三 第四章 28 ?③ Ⅲ 區(qū)為擊穿區(qū)，此區(qū)，由于 PNJ所受的反向電壓過(guò)高，而使 PNJ發(fā)生雪崩擊穿。 ? (3) 結(jié)論 (P160)： ?① JFET柵極與導(dǎo)電溝道之間的 PNJ是反向偏置的，因此， iG≈0，管子的輸入電阻很高。 ? d. 溝道一旦在 A點(diǎn)預(yù)夾斷后，隨著 vDS上升，夾斷長(zhǎng)度會(huì)略有增加，亦即自 A點(diǎn)向源極方向延伸 (如 圖 )。 ? a. 當(dāng) vDS =0時(shí)，溝道如圖 ，并有iD =0，這是容易理解的。 ? (1) vGS對(duì) iD的控制作用 ? 如圖 。 ?本節(jié)要掌握的主要內(nèi)容： ?了解 FET的結(jié)構(gòu)、基本工作原理、特性曲線、主要參數(shù)、基本放大原理。 2022年 2月 9日星期三 第四章 4 JFET ? JFET的結(jié)構(gòu)和工作原理 ? 1. 結(jié)構(gòu) ? N溝道 JFET的結(jié)構(gòu)示意圖如 圖 (a)所示。 ? a. vDS＝ 0， 導(dǎo)電溝道不變，如 圖 。 ? b. 但隨著 vDS 逐漸增加，由于 溝道 自漏到源存在著 電位梯度 ，耗盡層也愈向 N型半導(dǎo)體中心擴(kuò)展，使靠近漏極處的導(dǎo)電溝道比靠近源極要窄，導(dǎo)電溝道呈楔形，如圖 所示。 2022年 2月 9日星期三 第四章 21 ? 但由于夾斷處場(chǎng)強(qiáng)也增大，仍能將電
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1