[工學]第8講常用組合邏輯功能器件-文庫吧在線文庫
【正文】 i1 Bi1 Ci 11 Ci1 SiG N DVCC2Ai2Bi2Ci 12Ci2SiΣΣ 多位二進制數(shù)加法器 如果要進行多位數(shù)相加 ， 例如 ， 有兩個 4位二進制數(shù) A3A2A1A0和 B3B2B1B0相加 ， 可以利用兩片雙全加器或一片 4位全加器組成 4位串行進位加法器 ， 其原理圖如圖 。數(shù)字電子技術基礎 第 8 講 主講 孫霞 安徽理工大學電氣工程系 第四章 常用組合邏輯功能器件 集成全加器 編碼器 譯碼器 數(shù)據(jù)分配器與數(shù)據(jù)選擇器 數(shù)字比較器 集成全加器 全加器 (Full adder)除了可用作二進制數(shù)的加法運算外 ， 還可應用在其它方面 。 2位串行進位加法器的接線如圖 。 超前進位加法器廣泛應用于高速數(shù)字計算機 、 數(shù)據(jù)處理系統(tǒng)和控制系統(tǒng) 。 當二進制負數(shù)采用補碼形式時 (在有限位數(shù)的條件下 )， 就可以將減法運算轉為加法運算 ， 即 AB=A+(B)A+B*， 式中 B*為 (B)的補碼 。 當我們將 (4)的補碼 (+8)求出后 ， 就可以變 104為10+8了 。 解：有兩種計算方法： ① 做減法 52=3 ② 做加法 (加補碼 ) 在此 3位十進制數(shù)字系統(tǒng)中 ， 1000是最大的數(shù) ， 稱為模 。 (以后凡對 2的補碼都可簡稱為補碼 。 因為對二進制而言 ， (x)的補碼除了可以由模 2nx得到之外 ，還可以很方便地通過另一個途徑： “ 將原碼中的各位取反 ， 再加 1”來得到 。 由于 4位二進制數(shù)相加是逢十六進一 ， 而 8421碼相加是逢十進一 ，故用 4位全加器構成 8421碼加法器時 ， 必須解決一個 “ 如何使逢十六進一變成逢十進一 ” 的問題 ， 也即當加法器的和數(shù) Si超過 9時 ， 應使 Si加 6， 強迫加法器進位 ， 以此達到逢十進一的目的 。 A139。4 位 全加器 ( Ⅰ )C3A3A2A1A0B3B2B1B0amp。 可見 ， 該電路能實現(xiàn)8421碼加法運算 。 第一步 ， 確定二進制代碼的位數(shù) n。 例如 ， 當開關接通 S5時 ， 則 S5=1， 其余的開關位置均為 0，對應的編碼輸出為 ABC=101。 在許多數(shù)字系統(tǒng) 、 特別是計算機系統(tǒng)中 ， 都含有鍵盤輸入部分 ， 要求按一個鍵就產生一個與該鍵相對應的編碼 。 國產集成優(yōu)先編碼器有兩大類 ， 一類是 10線 —4線編碼器 ， 例如 CT54LS14 CC40147等等 。 amp。 amp。 具體為：當 時 ， 則 無論是 1或 0， 電路都只對 進行編碼 。 利用 EO端的功能 ， 將高位芯片的 EO端接低位芯片的 端 ， 可以實現(xiàn)多片 CT54LS148的串聯(lián)使用 (見下例 )。 電路的工作原理如下： 高位片的 (Ⅱ )接地 ， 即 (Ⅱ )=0， 使高位片始終處于允許編碼的狀態(tài) 。 又因為 (Ⅱ )EO(Ⅱ )=0， 故低位片 (Ⅰ )處于允許編碼的狀態(tài) 。又因為 (Ⅰ )EO(Ⅱ )=1， 故低位片 (Ⅰ )處于禁止編碼的狀態(tài) ， 無輸出 ， 也即低位的 。 S0IE ? 1IE ?SS圖 編碼鍵盤電路 I0I1I2I3I4I5I6I7EICT54LS148低位（Ⅰ）Y2Y1Y0EOS+ 5 VI0I1I2I3I4I5I6I7EICT54LS148高位（Ⅱ）Y2Y1Y0EOS+ 5 V161011121312340123456710111213123489ABCDEF83 . 3 k Ω 8+ 5 V3 . 3 k Ω 8+ 5 V16amp。 70~II 7I 0I7 0I ? 0 0I ?0Y ?IEIE ⑤ EO端稱為 “ 使能輸出端 ” 、 或 “ 選通輸出端 ” 、或 “ 選通端 ” ， 它受 端的控制 。 上面的非號表示低電平有效，即有輸入時 。 amp。amp。 為此 ， 要按輕重緩急 ， 排出允許操作的先后次序 ， 即按優(yōu)先級別來控制
教學課件相關推薦
鄂ICP備17016276號-1