【正文】 5） 、邏輯設(shè)計(jì) —— 即：將系統(tǒng)功能致以結(jié)構(gòu)化，其通常表現(xiàn)形式為：文本、原理圖、邏輯圖、布爾表達(dá)式； 6） 、仿真 —— 仿真的作用就是主要進(jìn)行對(duì)系統(tǒng)功能的正確性和時(shí)序性的驗(yàn)證。采用硬件描述語(yǔ)言作為設(shè)計(jì)輸入和庫(kù)的引入，由設(shè)計(jì)者定義器件的內(nèi)部邏輯和管腳，將原來(lái)由電路板設(shè)計(jì)完成的大部分工作改在芯片的設(shè)計(jì)中進(jìn)行。在當(dāng)時(shí) EDA 工具的供應(yīng)商只有幾家，其產(chǎn)品主要面向 PCB 布線設(shè)計(jì)，例如： Tango 軟件等。在方框圖一級(jí)進(jìn)行仿真、糾錯(cuò)，并用硬件描述語(yǔ)言對(duì)高層次的系統(tǒng)行為進(jìn)行描述， 在系統(tǒng)一級(jí)進(jìn)行駛證。 一、 “ 自頂向下“的系統(tǒng)設(shè)計(jì)方法步驟可大致概括如下： 1) 采用完全獨(dú)立于目標(biāo)芯片的物理結(jié)構(gòu)的硬件描述語(yǔ)言（ HDL）對(duì)其系統(tǒng)的功能以及行為進(jìn)行定義和描述。 ? 此設(shè)計(jì)適合多個(gè)設(shè)計(jì)者同時(shí)進(jìn)行。例如：實(shí)驗(yàn)教學(xué)、畢業(yè)設(shè)計(jì)、課程設(shè)計(jì)、設(shè)計(jì)競(jìng)賽等都可以借助 CPLD/FPGA 器件。 三、在產(chǎn)品設(shè)計(jì)與制造方面 。 ISP 在系統(tǒng)可編程，指電路板上的空白器件可以編程寫(xiě)入最終用戶代碼，而不需要從電路板上取下器件，已經(jīng)編程的器件也可以通過(guò)使用 ISP 的方式擦除或者再編程。它的優(yōu)點(diǎn)可以歸納為以下五點(diǎn)： ISP 技術(shù)有利于設(shè)計(jì) —— 不需要改變組件或印刷板的布局 。 JTAG 方式； 四、 ISP 器件介紹 —— 目前，由 Lattice 公司作為商品生產(chǎn)的 ISP 產(chǎn)品大致可分 9 為三大類(lèi)： ispPAC?—— 在系統(tǒng)可編程模擬器件，有四個(gè)品種： ispPACispPAC ispPAC ispPAC80/81； ispGDX?amp。其中 MC結(jié)構(gòu)比較復(fù)雜，并且具有復(fù)雜的 I/O 單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生產(chǎn)特定的電路結(jié)構(gòu)，完成一定的功能。 CPLD 和 FPGA 的主要區(qū)別是他們的系統(tǒng)結(jié)構(gòu)。幾乎所有應(yīng)用中小規(guī)模通用數(shù)字集成電路的場(chǎng)合都可以應(yīng)用 CPLD 器件。 Verilog HDL 硬件描述語(yǔ)言的主要描述能力可以概括為下述幾點(diǎn)： 1） 、設(shè)計(jì)的行為特性； 2）、設(shè)計(jì)的數(shù)據(jù)流特性； 3）、設(shè)計(jì)的結(jié)構(gòu)組成以及包含響應(yīng)監(jiān)控； 4）、設(shè)計(jì)驗(yàn)證方面的時(shí)延和波形產(chǎn)生機(jī)制。 Verilog HDL 硬件描述語(yǔ)言也有許多優(yōu)點(diǎn)：它是一種簡(jiǎn)潔清晰、功能強(qiáng)大、容易掌握、便于學(xué)習(xí)的硬件描述語(yǔ)言，只要有 C語(yǔ)言的編程基礎(chǔ)，在了解了 verilog 的基本語(yǔ)法、建模方式等以后，再輔之上機(jī)操作，就能很快的掌握這一新的設(shè)計(jì)技術(shù)。 Verilog 語(yǔ)言于是在 1995 年成為了 IEEE 標(biāo)準(zhǔn)，稱(chēng)為： IEEE Std 13641995，從此 Verilog 語(yǔ)言成了一種極具競(jìng)爭(zhēng)力的御用數(shù)字電路于系統(tǒng)設(shè)計(jì)的硬件描述語(yǔ)言。 13 ? Verilog HDL 中有兩類(lèi)數(shù)據(jù)類(lèi)型 —— 線網(wǎng)數(shù)據(jù)類(lèi)型和寄存 器數(shù)據(jù)類(lèi)型。 ? 設(shè)計(jì)者能夠在多個(gè)層次上加以描述，從開(kāi)關(guān)級(jí)、門(mén)級(jí)、寄存器傳送級(jí)（ RTL）到算法級(jí)，包括進(jìn)程和隊(duì)列級(jí)。 ? Verilog HDL 還具有內(nèi)置邏輯函數(shù)， 例如按位于（ amp。標(biāo)識(shí)符的規(guī)定與 C語(yǔ)言類(lèi)似。標(biāo)識(shí)符 \initial 與標(biāo)識(shí)符 initial（這是個(gè)關(guān)鍵詞）不同。2 Top = 3`b011。此外，函數(shù)在 0 時(shí)刻執(zhí)行，即不允許延遲，而任務(wù)可以帶有延遲。 `include Verilog HDL 中的常量是由以上這四類(lèi)基本值組成的。寄存器型（ register type）它則表示的是一個(gè)抽象的數(shù)據(jù)存儲(chǔ)單元，只能在 always 語(yǔ)句以及initial 語(yǔ)句中被賦值，且其值從一個(gè)賦值到另一個(gè)賦值均被保存下來(lái)，缺省值為 x。在表達(dá)式中它們的結(jié)合性是 —— 從左向右（？：除外）。 17 其中，順序塊的格式為： begin 或 begin ：塊名 語(yǔ)句 1； 塊內(nèi)聲明語(yǔ)句； 語(yǔ)句 2； 語(yǔ)句 1； ． 語(yǔ)句 2； ． ． 語(yǔ)句 n； ． end 語(yǔ)句 n； end 其中塊名，即是用標(biāo)識(shí)符給該塊取的一個(gè)名字；塊內(nèi)聲明語(yǔ)句的類(lèi)型可以劃分為：參數(shù)型、 reg型、 integer 型以及 real 型。 條件語(yǔ)句 條件語(yǔ)句可以分為： if_else 語(yǔ)句和 case 語(yǔ)句。 forever 語(yǔ)句的格式為： forever 語(yǔ)句 ；或 forever begin 多條語(yǔ)句 end ； repeat 語(yǔ)句格式為： repeat（表達(dá)式）語(yǔ)句； 或 repeat（表達(dá)式） begin 多條語(yǔ)句 end ； while 語(yǔ)句格式為： while（表達(dá)式）語(yǔ)句 或 while（表達(dá)式） begin 多條語(yǔ)句 end ； for 語(yǔ)句的格式為： for（表達(dá)式 1，表達(dá)式 2，表達(dá)式 3）語(yǔ)句，其最簡(jiǎn)單的應(yīng)用形式為： for（循環(huán)變量賦初值，循環(huán)結(jié)束條件，循環(huán)變量增值）執(zhí)行語(yǔ)句。 18 Verilog 建模中的門(mén)級(jí) 一個(gè)邏輯電路通常是由許多的邏輯門(mén)以及開(kāi)關(guān)所組成的。 基本門(mén)的說(shuō)明語(yǔ)法格式為： ＜門(mén)的 類(lèi)型＞［＜驅(qū)動(dòng)強(qiáng)度＞＜延遲＞］＜門(mén)實(shí)例 1＞［＜門(mén)實(shí)例 2＞，這些門(mén)只有單個(gè)輸入一個(gè)或者多個(gè)輸出，如圖所示：。序列檢測(cè)器可用于檢測(cè)一組或多組由二進(jìn)制碼組成的脈沖序列信號(hào)。原理框圖如下圖所示 ： 輸入時(shí) 鐘信號(hào) 分頻模塊 參考文獻(xiàn) 1 童詩(shī)白 ,華成英。北京，電子工業(yè)出版社， 20xx年 5 謝自美。 即對(duì)簡(jiǎn)化后的狀態(tài)給以編碼 。 當(dāng)輸入的信號(hào)序列有 “1011”時(shí) ， 輸出 Z 為 “1”， 其他序列 Z 輸出為 “0 設(shè)計(jì)過(guò)程： 1 由給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表 從給定的邏輯功能可知，電路有一個(gè)輸入信號(hào) D0和一個(gè)輸出信號(hào) Z,電路功能是對(duì)輸入信號(hào) D0的編碼序列進(jìn)行檢測(cè)，一旦檢測(cè)到信號(hào) D0出現(xiàn)連續(xù)編碼 1101 序列時(shí)，輸出為 1，檢測(cè)到其他編碼序列，則輸出均為 0. (1) 、 設(shè)計(jì)思路 序 列 檢 測(cè) 器 的 基 本 工 作 過(guò) 程 ： 序列檢測(cè)器用于檢測(cè)一組或多組由二進(jìn)制碼 組成的脈沖序列信號(hào)，在數(shù)字通信中有著廣泛的應(yīng)用。當(dāng)狀態(tài) S1時(shí)，若 A=0，則表明連續(xù)輸入編碼為 10，轉(zhuǎn)向狀態(tài) S2，電路輸出 Z=0；若 A=1, 應(yīng)保持在狀態(tài) S1不變，電路輸出 Z=0。通過(guò)這次 課設(shè)讓我明白了理論和實(shí)際操作之間差距，而且也讓我很明確得意識(shí)到自己在數(shù)電上有很多的知識(shí)漏洞，以后應(yīng)該多鉆研一下。 (3)根據(jù)上述分析，列出狀態(tài)轉(zhuǎn)換表 列狀態(tài)轉(zhuǎn)換表 7 S0 0 1 S0 S0／ 0 S1／ 0 S1 S2／ 0 S1／ 0 S2 S0／ 0 S3／ 0 S3 S2／ 0 S4／ 1 S4 S2／ 0 S1／ 0 由轉(zhuǎn)換表可知， S1 和 S4 是等效狀態(tài)，進(jìn)行狀態(tài)化簡(jiǎn)， 2 狀態(tài) 分配：分 別 用觸發(fā)器狀態(tài)的 Q2Q1的 00、 0 11 來(lái) 表示S0、 S S S3,則從狀態(tài)轉(zhuǎn)換表畫(huà)出電路次態(tài)和輸出的卡諾圖 X Q2Q1 0 1 S0(00) 00／ 0 01／ 0 S1(01) 10／ 0 01／ 0 S3(11) 10／ 0 01／ 1 S2(10) 00／ 0 11／ 0 電路次態(tài)／輸出的卡諾圖 Q1(n+1) Q2Q1 X S0 00 S1 01 S3 11 S2 10 0 0 0 0 0 1 1 1 1 1 X 8 Q2(n+1) Q2Q1 X S0 00 S1 01 S3 11 S2 10 0 0 1 1 0 1 0 0 0 1 Z Q2Q1 X S0 00 S1 01 S3 11 S2 10 0 0 0 0 0 1 0 0 1 0 Q1(n+1)= X, Q2(n+1)= Q1／ X + X Q2／ Q1 Z= X Q2 Q1 由上式得驅(qū)動(dòng)方程： J1=X, K1=／ X J2= Q1／ X, K2= X／ Q1+ Q1／ X 輸出方程： Z= X Q2 Q1 狀態(tài)圖： 9 狀態(tài)圖 (已化簡(jiǎn) ) （七） 五 引腳功能 1 JK 觸發(fā)器 10 2 74LS194 11 （八） 六 邏輯電路圖： 12 （九） 七 實(shí)驗(yàn)結(jié)果波形圖 （十） 八 設(shè)計(jì)心得體會(huì) 本次課程設(shè)計(jì)至此已經(jīng)接近尾聲，兩周的時(shí)間雖然很短暫，但在這兩個(gè)星期的設(shè)計(jì)過(guò)程中收獲頗豐 。方框圖如下： 6 ： （ 2） 分析 ： （?。┹斎胱兞?： X代表輸入信號(hào)序列 輸出變量 ： Z代表檢測(cè)結(jié)果 ， 檢測(cè)到 “1011”序列 ， 輸出為 1 設(shè)置狀態(tài) ： ：； S0 初始狀態(tài) ， 電路還未接收到一個(gè)有效的 1； S1 收到一個(gè) 1后的狀態(tài) ； S2 連續(xù)收到 10以后的狀態(tài) ； S3連續(xù)收到 101以后的狀態(tài) ； S4 連續(xù)收到 1011 以后的狀態(tài) 。 ⑸ 6 畫(huà)邏輯圖，并檢查自啟動(dòng)功能 （六） 四 設(shè)計(jì)過(guò)程 1． （一） 101101001 信號(hào)發(fā)生器的設(shè)計(jì) 設(shè)計(jì)一個(gè)信號(hào)序列發(fā)生器 ， 在產(chǎn)生的信號(hào)序列中 ， 含有 “1011”信號(hào)碼 ， 要求 用一片移位寄存 器 ， 生成信號(hào)序列 “10110100”， 其中含有 1011 碼， 其設(shè)計(jì)按以下步驟進(jìn)行： 、 1 本實(shí)驗(yàn)所用儀器為移位寄存器 74LS194，確定移存器的位數(shù)n。你們辛苦了！ 最后祝各位老師在之后的日子里身體健康，工作順利！ 綜合設(shè)計(jì)性實(shí)驗(yàn)報(bào)告 題 目： 1011 序列檢測(cè)器的設(shè)計(jì)實(shí)現(xiàn) 學(xué)生姓名： 學(xué) 號(hào)： 班 級(jí) ： 指導(dǎo)教師： 學(xué) 期： 20xx—— 20xx第 2學(xué)期 1 （一） （二） 目錄 一 基本知識(shí)點(diǎn) ................................................................................... 1 二 實(shí)驗(yàn)器件 ....................................................................................... 1 三 設(shè)計(jì)思路 ....................................................................................... 1 四 設(shè)計(jì)過(guò)程 ....................................................................................... 2 （一） 101101001 信號(hào)發(fā)生器 的設(shè)計(jì) ........................................ 2 （二） 101101001 序列信號(hào)檢測(cè)器的設(shè)計(jì) ................................ 5 五 引腳功能 .........................................................................