【正文】 CAD工具，能夠便捷的實(shí)現(xiàn)可兼容工藝問的轉(zhuǎn)換。但是這樣卻可以獲得更好的安全系數(shù)或改善可靠性。 Cadence 軟件支持自頂向下 ( Topdown) 的芯片設(shè)計(jì) ,是業(yè)界廣泛采用的設(shè)計(jì)工具。 集成電路設(shè)計(jì)流程圖 11 167。對(duì)于多晶硅電阻，它的阻值由倆個(gè)因素決定：摻雜濃度和多晶電阻的形狀。 167。 MOS 電容指的是 CMOS 工藝中晶體管的柵電容，由于柵氧化層厚度很小， MOS 電容的電容密度通常在 25~1 mfF ? 的范圍，比層間金屬 金屬電容大 20210 倍，所以特別適合于大電容的制作。隨著工作頻率的提高，所需電感值減小，使芯片面積減小，這也有利于 RFIC 的低成本優(yōu)勢(shì)。 接地平面與襯底隔離。工藝參數(shù)包含： 13 氧化層厚度、襯底電阻率、金屬 層數(shù)、金屬厚度和金屬材料；版圖設(shè)計(jì)參數(shù)包含：螺旋電感圈數(shù)、線寬、線間距、電感的內(nèi)徑以及電感的形狀。太窄的線寬將導(dǎo)致導(dǎo)線寄生電阻過大引起壓降影響功能，甚至 因?yàn)闊o法承載支路電流而使走線被燒斷；而太寬的線寬將增加 寄生，浪費(fèi)面積。 射擊噪聲 (肖特基 )：肖特基噪聲由半導(dǎo)體內(nèi)具有粒子特性的電流載流子所產(chǎn)生，其電流的均方根值正方與芯片的平均偏壓電流及帶寬有直接的關(guān)系。我們采用給電路中的每個(gè) M1 和 M2 管都加上保護(hù)環(huán)，并且注意有源器件和無源器件的分離。 我們采用以下對(duì)稱方式： 保持器件方向一致 當(dāng)器件擺放方向不一致時(shí)，會(huì)導(dǎo)致刻蝕誤差，嚴(yán)重影響其匹配性。 布線對(duì)稱性 由于采用插指對(duì)稱結(jié)構(gòu)以及質(zhì)心對(duì)稱結(jié)構(gòu)，大大提高了布線的復(fù)雜度，對(duì)布線的對(duì)稱性提出較高要求。本文前面提到將 M M M5三個(gè)管做成 16管插指結(jié)構(gòu)，這樣帶來的問題就是每個(gè)管子橫向過長(zhǎng)，橫向梯度過大帶來輸入失調(diào)電壓較大。實(shí)現(xiàn)匹配過程中，版圖設(shè)計(jì)是一個(gè)非 16 常重要的環(huán)節(jié)。遵守這 3條基本原則，就可以很好的 實(shí)現(xiàn)匹配了。 17 圖 2 中間值 1K? 電阻作根電阻 交叉法 (Interdigitating Devices) 采用指狀交叉法是一項(xiàng)非常好的技術(shù)，不僅適用于電阻，也同樣適用于其他任何器件，只要是兩個(gè)或者兩個(gè)以上就可以交叉排列，布線用上下行走的蛇形線，如下圖所示： 圖 3 將這些電阻匹配 圖 4 兩組電阻指 狀交叉排列 圖 4的排列順序同樣也遵循了其中兩個(gè)基本原則：所有器件靠近放置，保持同一個(gè)方向，下面我們需要考慮的就是如何布線的問題了。 共心法 (Common Centroid) 把器件圍繞一個(gè)公共的中心點(diǎn)放置稱為共心布置，如圖 圖 9所示。 圖 10兩個(gè)差分器件需要高度匹配 匹配信號(hào)路徑 差分邏輯是模擬電路中常見的結(jié)構(gòu)，是一種需要高度匹配的邏輯電路。 下面是對(duì)匹配的要求所做的一個(gè)總結(jié)： ●盡量將匹配的器件靠近放置 ●保持器件的方向一致 ●選擇一個(gè)中間值作為根部件 ●共心法 ●交叉法 ●采用虛擬器件法 ●對(duì)于兩個(gè)器件的匹配采用四方交叉法 ●布線產(chǎn)生的寄生參數(shù)也一致 ●使器件寬度一致 167。同樣，長(zhǎng)條的寬度 稱為電阻版圖上的寬度 W。同樣，如果在導(dǎo)線附近存在磁場(chǎng)，就會(huì)在導(dǎo)線內(nèi)感應(yīng)出電流。 將本電路圖中的電感畫出的版圖如圖 5 所示。 圖 8 27 圖 9 最后將各模塊合并，并加上外圍的元器件記得到了總的電路的版圖，如 圖 10所示 圖 10 28 總結(jié) 光陰似箭，時(shí)光如梭。當(dāng)我再設(shè)計(jì)版圖時(shí)，發(fā)現(xiàn)一些問題時(shí)是老師和同學(xué)幫我一起解決。 2021 。 雖然在答辯時(shí)不是很成功，但是在這次設(shè)計(jì)中我學(xué)到了很多知識(shí)，這是我這次設(shè)計(jì)的最值得的收獲。 在此次設(shè)計(jì)中，為了達(dá)到要求并減少誤差，我用了 MOS 管的變體結(jié)構(gòu)，分別如圖 6和圖 7，其中圖 6 所示的是多指晶體管的版圖，圖 7 所示的是漏極延伸晶體管的版圖。將導(dǎo)線繞成螺旋形也可帶來另一種好處，這就是在螺旋線中， 每一圈形成的磁場(chǎng)會(huì)與其他圈產(chǎn)生的磁場(chǎng)相互作用，使總的電感比相同長(zhǎng)度直導(dǎo)線產(chǎn)生的電感量大。對(duì)于數(shù)字信號(hào)領(lǐng)域而言，這其中的許多考慮都是非常陌生的，因此，可以看到，許多人正著眼于 模擬技術(shù)，以求找到處理高頻電路的工具。 幾乎所有的電流都出現(xiàn)在接觸孔面向電阻本體的內(nèi)邊沿。 盡量采用較大尺寸的器件 大多數(shù)情況下我們都會(huì)采用溝道長(zhǎng)度較大的模擬器件，但與此同時(shí)也會(huì)帶來另外一個(gè)問題，那就是寄生參數(shù)也會(huì)隨之變大，通常我們會(huì)盡可能多打一些孔以減少電阻，還有一種方法就是將 W／ L較大的 器件拆分成幾個(gè)器件，再加入兩個(gè) DUMMy POLY,保證器件在光刻時(shí)的程度一致 。這種方法是將需要匹配的兩個(gè)器件一分為二，交叉放置，尤其適用于兩個(gè) MOS器件。 另外一種情況就是當(dāng)你需要這些器件高度匹配的時(shí)候，也可以在四周都布滿虛擬器件，防止 在四邊的過度腐蝕，以保證每個(gè)器件的周圍環(huán)境都一致。所以選擇根部器件時(shí)我們不一定 要選擇幾 個(gè)電阻的最大公約數(shù)，因?yàn)檫@樣有可能造成接觸電阻過大，因此一定要選擇中間值作為根器件。匹配分為橫向匹配、縱向匹配和中心匹配。我們希望無論是 CD播放器還是其它音響，它們相搭檔的器件反應(yīng)完全一樣。所以選擇將差分輸入的兩個(gè)管子對(duì)稱放置 。 質(zhì)心對(duì)稱 對(duì)于大尺寸的器件，由于工藝實(shí)現(xiàn)時(shí)在水平方向上產(chǎn)生的離子濃度梯度變化將變得明顯，從而影響器件的對(duì)稱性，此時(shí)，指狀交叉結(jié)構(gòu)已不能解 決這個(gè)問題。盡管一些失配不可避免但若不充分考慮版圖的對(duì)稱性，就可能造成大的失調(diào)電壓。減少噪聲的方法主要可以采用給電路加“保護(hù)環(huán)”以及把安靜模塊和噪聲大的模塊遠(yuǎn)離等方式。在低頻范圍內(nèi)，這類閃爍以低頻噪聲的形態(tài)出現(xiàn)，一旦進(jìn)入高頻范圍，這些噪聲便會(huì)變成 “ 白噪聲 ” 。 167。同時(shí)，其互聯(lián)金屬通常為鋁，電導(dǎo)率相對(duì)較低，所以 Q 值較低，通常小于 10。 所占的面積。 CMOS 工藝中的 電感 電感是 RFIC 性能的決定性元件，廣泛用于低噪聲放大器，混頻器，壓控振蕩器，功率放大器，無源元件濾波及阻抗匹配網(wǎng)絡(luò)中。同層金屬電容的一個(gè)重要優(yōu)點(diǎn)是各極板的寄生電容比普通平行板電容要小得多，因?yàn)閷?duì)于一定的總電容來說，它占據(jù)的芯片面積很少。這種有源區(qū)電阻是在集成電路工藝過程中同時(shí)形成的，不需要增加專門的工藝步驟。 2. MOS 集成電路中的無源電阻 （ 1） 多晶硅電阻 在硅柵 MOS 電路中常用多晶硅做電阻。其設(shè)計(jì)流程有利于設(shè)計(jì)的分工和協(xié)作，符合集成電路的發(fā)展趨勢(shì)，如圖 下圖 所示。它的解決方案旨在提升和監(jiān)控半導(dǎo)體、計(jì)算機(jī)系統(tǒng)、網(wǎng)絡(luò)工程和電信設(shè)備、消費(fèi)電子產(chǎn)品以及其他各類型電子產(chǎn)品的設(shè)計(jì)。 (2)保守性。一種設(shè)計(jì)規(guī)則是直接用 9 微米數(shù)表示最小尺寸。 167。而對(duì)于全定制設(shè)計(jì)模式，目前有 3種 CAD工具服務(wù)于他：幾何圖形的交互圖形編輯、符號(hào)法和積木塊自動(dòng)布圖。 布局時(shí)注意事項(xiàng) 布局前的準(zhǔn)備：在正確的路徑下打開 icfb查看捕捉點(diǎn)設(shè)置是否正確 ， ， ；布局前考慮好出 PIN的方向和位置： 布局前分析電路。 版圖修改： Label是否正確， label所選的 layer是否正確： Power＆ Gmund連接得有沒有問題；得到的 files是否確實(shí)可靠．檢查 st中器件類型的命名是否符合規(guī)范；認(rèn)真研究 design rule，做好 DRC改錯(cuò)。這一步就是自上向下的設(shè)計(jì)。在電路當(dāng)中，哪些功能塊之間要放在比較近的位置。 167。對(duì)于復(fù)雜的版圖設(shè)計(jì)，一般把版圖設(shè)計(jì)分成若干個(gè)子步驟進(jìn)行： 劃分 ： 為了將處理問題的規(guī)?？s小，通常把整個(gè)電路劃分成若干個(gè)模塊。提高該電路的水平對(duì)提高通信質(zhì)量起著重要的作用。 lnP基材料器件 InP基器件以往均應(yīng)用于軍事上。而且 GaAs是直接帶隙半導(dǎo)體材料，禁帶寬度大，在其上研制的器件抗電磁輻射能力強(qiáng)，工作溫度范圍寬，更適合在惡劣的環(huán)境下工作。 1． 3 低噪聲放大器的研究意義和發(fā)展現(xiàn)狀 構(gòu)成移動(dòng)通訊終端整個(gè)射頻系統(tǒng)最主要的組件包括接收器、發(fā)射器、頻率合 成器等三部分。各種類型的混頻器、檢波器、振蕩器、放大器、開關(guān)、限幅器等已占鋸了微 波通信、雷達(dá)、電子戰(zhàn)武器系統(tǒng)的主導(dǎo)地位。 微波集成電路 (Microwave Integrated Circuit， MIC)最早出現(xiàn)在 60年代初期，在此之前，微波電路與設(shè)備都是由波導(dǎo)，同軸線和真空電子器件組成。 29 參考文獻(xiàn) 11 167。 版圖設(shè)計(jì)規(guī)則 2. 版圖設(shè)計(jì)方法 7 167。 6 167。1 ． 2 微波單片集成電路的發(fā)展概況 1 ． 1 微波集成電路的發(fā)展歷史和發(fā)展背景 2 第一章 緒論 1 Abstract 3 167。 3 167。 引言 軟件介紹 8 167。 8 167。 8 第三章 低噪聲放大器版圖設(shè)計(jì) 集成電路集的出現(xiàn)與飛速發(fā)展徹底改變了人類文明和人們?nèi)粘Ｉ畹拿婺俊? 70年代，隨著微波半導(dǎo)體器件性能提高、成本降低， MIC開始進(jìn)入成熟階 段。 4 167。 GaAs基材料器件 GaAs基材料的 電子遷移率比 S