【正文】 FFT 算法占有重要的地位 ， 本文提出了用 Nios II 實(shí)現(xiàn) FFT 的一種設(shè)計思想， 采用了軟件與硬件相結(jié)合的 方法，使其結(jié)構(gòu)更加的靈活。它是利用頻率域?qū)π盘栠M(jìn)行分析、研究，同時也應(yīng)用于諸多領(lǐng)域，如通訊發(fā)射機(jī)以及干擾信號的測量，頻譜的監(jiān)測，器件的特性分析等等，各行各業(yè)、各個部門對頻譜分析儀應(yīng)用的側(cè)重點(diǎn)也不盡相同 . 過去這些算法是通過軟件來實(shí)現(xiàn)的，缺點(diǎn)就是速度慢，延時大，效率低。 在 FPGA中使用軟核處理器（如 Nios II）比硬核的優(yōu)勢在于，硬核實(shí)現(xiàn)沒有靈活性，通常無法使用最新的技術(shù)。可用于有線電視 CATV 及通訊機(jī)檢測 。 AT6000 系列頻譜分析儀可測頻率范圍 1GHz(～ 1050MHz)有50MHz 步進(jìn)和細(xì)調(diào)調(diào)節(jié)中心頻率，加上 1MHz～ 1GHz 掃頻寬度選擇，組成簡易的頻域測 量。 1． 3 前景展望 頻譜 分析儀 是對無線電信號進(jìn)行測量的必備手段，是從事電子產(chǎn)品研發(fā)、生產(chǎn)、檢驗(yàn)的常用工具。 1． 4 本章小結(jié) 在本章節(jié)中主要介紹了頻譜分析儀的用途，現(xiàn)狀及發(fā)展趨勢及其實(shí)現(xiàn)方法，通過本章的介紹，可對頻譜分析儀有大致的了解。離散傅立葉變換本身是一個序列，而不是一個連續(xù)變量的函數(shù)，它相應(yīng)于對信號的傅立 葉變換進(jìn)行頻率的等間隔取樣的樣本。 X(n)若為復(fù)數(shù)的話，則計算 DFT每一個值就需要 N 次復(fù)數(shù)乘法和 （ N1） 次復(fù)數(shù)加法。 繼 CooleyTukey 算法以后， SandeTukey 等快速算法相繼出現(xiàn)，很快形成了一套高效運(yùn)算方法，這就是現(xiàn)在的通用快速傅里葉變換，簡稱為FFT。 按時間抽取基 2FFT 算法 我們已經(jīng)知道 FFT 算法主要是利用 WnkN的性質(zhì)，通過把序列逐漸分解為短序列實(shí)現(xiàn)運(yùn)算量的減少。 圖 N=8 的時間抽取 FFT 算法流圖 對于序列的長度 MN 2? 的 FFT，共有 M 級蝶形，每級由 N/2 個蝶形運(yùn)算組成，每個蝶形包括一次復(fù)乘、二次復(fù)加，則 M 級運(yùn)算的運(yùn)算量為 復(fù)數(shù)乘法： NNMN2log22 ??? 復(fù)數(shù)加法： NNMN 2lo g??? 由此可見， FFT算法與直接 DFT算法相比運(yùn)算量大為減少，如 N=1024時， DFT 所需的復(fù)數(shù)乘法運(yùn)算次數(shù)為： 2N =1048576 次，而 FFT 所需的復(fù)數(shù)乘法運(yùn)算次數(shù)僅為 5120log22 ?? NN次。 NiosII IDE 是 NiosⅡ 系列嵌入式處理器主要軟件開發(fā)工具。 SDRAM采用的是 HY57V641620芯片，該芯片具有 64M的存儲容量， FLASH采用的是 28F640芯片該芯片具有 8M的存儲容量。 12 圖 LCD12864電路 ADC轉(zhuǎn)換器的選擇 系統(tǒng)中 ADC 轉(zhuǎn)換器用的 TI 公司的 12 位 AD 轉(zhuǎn)換器 ADS805，具有 20MHz的動態(tài)范圍，其引腳兼容 ADS804 與 ADS803?，F(xiàn)在還不能配置，需要 SDRAM和 FLASH設(shè)置好以后才能修改這里。 15 3． 3 本章小結(jié) 本章從硬件的選型，到原理圖進(jìn)行了祥細(xì)的說明，同時對 NIOS II軟核的配置進(jìn)行了介紹，實(shí)現(xiàn)整體硬件電路平臺的搭建，后來軟件程序的設(shè)計提供了硬件基礎(chǔ)。 為滿足原位運(yùn)算，輸入或輸出必有一個是倒位序。 圖 位倒序的程序流程 位倒序的程序如下： while((BIT_TEMPamp。 //倒序后的數(shù)據(jù) for(k=0。 利用 DSP Builder生成復(fù)數(shù)乘法模塊使用 DSP Builder在 FPGA上進(jìn)行 DSP模塊的設(shè)計，可實(shí)現(xiàn)高速 DSP處理。 Datareal 、 DataImag 、 DatbReal 、 Dathlmag 是 一 個 總 線 位 轉(zhuǎn) 換 模 塊 ；BusConeatenation是總線復(fù)合模塊。分別單擊轉(zhuǎn)換按鈕 1Convert和綜合按鈕2Synthesis即可將其轉(zhuǎn)換成標(biāo)準(zhǔn)的 VHDL語言。輸入值為 50 45j? ，旋轉(zhuǎn)因子 391 2 12 5 6 / je j ??? ? ? 時的仿真波形如下圖所示： 圖 旋轉(zhuǎn)因子復(fù)數(shù)乘法器仿真圖 從理論上所計算的結(jié)果應(yīng)為： ? ? ? ? ? ?95 0 4 5 5 0 4 5 1 2 1 3 9 / 2 5 6jj e j j?? ? ? ? ? ?42 95 73 95 / 25 6 16 28jj? ? ? ? 圖 ，在 Waveform Editor 中加入輸入激勵后得到的仿真波形，其中 clk 是時鐘信號， x_in 和 y_in 分別是輸入數(shù)據(jù)的實(shí)部與虛部，這里輸入為 j4550? ，所以所加輸入 激勵為 x_in=50、 y_in=45。具體跟原始信號的幅度有什么關(guān)系呢？假設(shè)原始信號的峰值為 A，那么 FFT 結(jié)果的每個點(diǎn)（除了第一個點(diǎn)直流分量之外）的模值就是 A 的N/2 倍。頻率分辨率和采樣時間是倒數(shù) 關(guān)系。 25 結(jié)論 畢業(yè)設(shè)計是本科學(xué)習(xí)階段一次非常難得的理論與實(shí)際相結(jié)合的機(jī)會，通過這次比較完整的給排水系統(tǒng)設(shè)計，我擺脫了單純的理論知識學(xué)習(xí)狀態(tài)，和實(shí)際設(shè)計的結(jié)合鍛煉了我的綜合運(yùn)用所學(xué)的專業(yè)基礎(chǔ)知識，解決實(shí)際工程問題的能力，同時也提高我查閱文獻(xiàn)資料、設(shè)計手冊、設(shè)計規(guī)范以及電腦制圖等其他專業(yè)能力水平，而且通過對整體的掌控，對局部的取舍，以及對細(xì)節(jié)的斟酌處理，都使我的能力得到了鍛煉，經(jīng)驗(yàn)得到了豐富，并且意志品質(zhì)力，抗壓能力及耐力也都得到了不同程度的提升。 同時也起到了硬件加速的作用。 void FFT(int dataR[SAMPLENUMBER],int dataI[SAMPLENUMBER])。 InitForFFT()。 for ( i=0。iSAMPLENUMBER。 } // 結(jié)點(diǎn)間的距離第 L 級為 b=2^(L1)并且第 L 級共 b 個旋轉(zhuǎn)因子 for ( j=0。//旋轉(zhuǎn)因子存儲位置計算 for ( k=j。0x0000FFFF。iSAMPLENUMBER。 for(i=0。 } for(i=0。 BIT_sum+=BIT_MAP[BIT_MAXk2]。BIT_MAP[k])!=0) //二進(jìn)制相應(yīng)位是否為 39。 BIT_MAP[BIT_MAX]=BIT_TEMP。 unsigned int BIT_MAP[16]={0}。 } } void InitForFFT() { int i。iSAMPLENUMBER。 i。 while ( i0 ) { b=b*2。 Reverse_Order(fWaveR)。 W_sc[i]=(cos_tab[i]16)+sin_tab[i]。 long int FFT_dat[SAMPLENUMBER]。在本次設(shè)計中，如果沒有老師和同學(xué)的幫助，我的畢業(yè)設(shè)計是不可能順利完成的 ，另外，我還要感謝那些曾給我授過課的每一位老師，是你們教會我專業(yè)知識。由于軟件直接控制硬件，所以編譯過后的軟件調(diào)試工作，基本上都是軟硬件協(xié)同完成的。解決這個問題的方法有頻率細(xì)分法，比較簡單的方法是采樣比較短時間的信號，然后在后面補(bǔ)充一定數(shù)量的 0，使其長度達(dá)到需要的點(diǎn)數(shù)，再做 FFT，這在一定程度上能夠提高頻率分辨力。 1024Hz 的采樣率采樣 1024點(diǎn)，剛好是 1 秒，也就是說，采樣 1 秒時間的信號并做 FFT，則結(jié)果可以分析到1Hz，如果采樣 2 秒時間的信號并做 FFT，則結(jié)果可以分析到 。每一個點(diǎn)就對應(yīng)著一個頻率點(diǎn)。蝶形 運(yùn)算 由一個復(fù)數(shù)加法器、一個復(fù)數(shù)減法器和一個旋轉(zhuǎn)因子的復(fù)數(shù)乘法器組成，可見在 FFT 中設(shè)計一個高效的乘法器可以提高 FFT 的計算速度，提高運(yùn)算效率，所以本文采用 的 乘法器算法 是由 DSP Bulder 設(shè)計生成 VHDL 語言 實(shí)現(xiàn)旋轉(zhuǎn)因子復(fù)數(shù)乘法器。 設(shè)此模型的文件名為 complex． mdl。在進(jìn)行 DSP算法運(yùn)算時，可通過匯編或 C語言，甚至 C++語言來運(yùn)用 這些自定義指令進(jìn)行嵌入式程序設(shè)計。 //計算倒位序 } data[BIT_sum]=data_temp[i]。iSAMPLENUMBER。再將給定的數(shù)進(jìn)行位倒序，其過程：首先進(jìn)行循環(huán)最值為 N判斷，為真則用按位與運(yùn)算判斷相應(yīng)位是否為‘ 1’ ，若為‘ 1’則進(jìn)行倒序。由于這一特點(diǎn)，我們在計算機(jī)編程時可以將蝶形單元的輸出仍放在輸入數(shù) 組中，這一特點(diǎn)稱為 “原位運(yùn)算 ”。 FIFO是一種先進(jìn)先出的存儲器，亦可以在信號采集和信號處理之間實(shí)現(xiàn)速度匹配。在這里，由于 FFT須要進(jìn)行快速的運(yùn)算，因此選擇 Nios II/f，功能和速度都可以得到滿足。途過實(shí)驗(yàn)測試得知，最后一行（ page8中的 D0）和最后三列（ ADC為正常時， s12 s1 s131； ADC為反向時， s0、s s2）是不能顯示的，而顯存上其他數(shù)據(jù)不 LCD上的點(diǎn)一一對應(yīng)。 系統(tǒng)的總體框圖如圖 所示。此外，還可以輕松集成用戶專有功能，使設(shè)計具有獨(dú)特競爭優(yōu)勢。通過順序計算全部蝶形實(shí)現(xiàn) FFT 算法的實(shí)現(xiàn)。這種分解基本上可分為兩類，一類是將時間序列 x(n)進(jìn)行逐次分解，稱為按 時間抽取算法 （ Decimation In Time）； 另一類將傅立葉變換序列 x(k)進(jìn)行分解，稱為按頻率抽取算法 （ Decimation In Frenquency） 。 可見，離 散傅里葉變換算法實(shí)現(xiàn)了頻域離散化，在數(shù)字信號處理中起著極其重要的作用，它可以直接用來分析信號的頻譜、計算濾波器頻率響應(yīng)、以及實(shí)現(xiàn)信號通過線性系統(tǒng)的卷積運(yùn)算。 其中 ????? ?? r rNnxnx )()( （ 21） 從而有限長序列的傅立葉變 換定義為 正變換： ? ? ?????10 )()()(NnknNWnxnxD F TkX 01kN? ? ? （ 22） 反變換： ? ? ?????? 10 )(1)()( NnnkNWkXNkXID F Tnx 01nN? ? ? （ 23） 其中， NjknnkN eW ??? 2 由此可見，離散傅立葉變換開辟了頻域離散化的道路，使數(shù)字信號處理也可以在頻域上采用數(shù)字運(yùn)算方法進(jìn)行，它可以作為一種數(shù)學(xué)工具來描述離散信號的時域和頻域表示的關(guān)系，大大增加了數(shù)字信號 處理的靈活性，特別是它的多種快速算法，使信號的實(shí)時處理和設(shè)備的簡化得以實(shí)現(xiàn)，所以離散傅立葉變換不僅在理論上有重要意義，而且在各種數(shù)字信號處理中起著核心的作用。然而、現(xiàn)實(shí)世界中的聲音圖像等各種信號大都為模擬信號，要用計算機(jī)對這些信號進(jìn)行數(shù)字信號處理，這些信號必須通過采樣量化編碼變成有限長的數(shù)字信號序列。 在這種頻譜分析儀中，為獲得良好的儀器線性度和高分辨率 ,對信號進(jìn)行數(shù)據(jù)采集時 ADC 的取樣率最少等于輸入信號最高頻率的兩倍。 Agilent E4440A 是 PSA系列中的 3Hz 26GHz 型。 AT5000 系列 數(shù)字頻譜分析儀頻率范圍 1GHz（ ~1050MHz）有粗調(diào)和細(xì)調(diào)調(diào)節(jié)中心頻率，數(shù)字列鍵盤和飛棱鍵外加頻率、 SPAN、 RBW、頻標(biāo)