【正文】 iL 按下面的經(jīng)驗(yàn)公式計(jì)算 ? ?mHUIfUL Ki %2 212 ?? ? (3― 19) 式中， %KU —— 與變頻器容量相當(dāng)?shù)恼髯儔浩鞯亩搪繁龋?100 KVA 以下的一般取 %KU 為 5，將 VU 2202 ? ， AI 352 ? ， HZf 501 ? 代入上式得 ? ?mHUIfUL Ki %2 212 ?? ? 220 ????? ? 故實(shí)選進(jìn)線電感量 220 F? ，額定電流為 30A(交流 )或飽和電流為 50A(飽和電流考慮了 倍在要求 )。 本章小結(jié) 本章首先介紹了主電路的基本結(jié)構(gòu)，對(duì)主電路中的整流電路、濾波電路、逆變電路以及能耗制動(dòng)電路的工作 原理進(jìn)行了分析；然后，根據(jù)系統(tǒng)參數(shù)要求，對(duì)主電路中元器件參數(shù)進(jìn)行了分析、計(jì)算，并根據(jù)計(jì)算結(jié)果選擇了元器件。過壓信號(hào)和過流信號(hào)輸入腳交流電動(dòng)機(jī)變頻調(diào)速系統(tǒng)設(shè)計(jì) 23 為高電平時(shí)，封鎖三相六路 P WM 輸出信號(hào)。 共 750 個(gè)數(shù)據(jù)，其峰值設(shè)為 166。） D=neutralD1 （ 750＜ circle≤ 1500 180176。 三相分時(shí)電路的應(yīng)用 在該芯片中采用了查三角函數(shù)表取所需的三角函數(shù)值方法。原理如圖 10所示。其中 retb這個(gè) box中的輸入 M[1..0]為判據(jù)，來確定 D[8..0]是否可以通過，如上所述 count0_2 為以 3 為模的計(jì)數(shù)器。 由上面分析可知道：該分式復(fù)用電路對(duì)圖 20 中的 BOX1 電路進(jìn)行了復(fù)用，三路并列輸出的數(shù)據(jù)通過分時(shí)選擇，被分成按順序排列的一路數(shù)據(jù)送到 BOX1，經(jīng)過一系列運(yùn)算得出一路按順序排列的數(shù)據(jù)，該路數(shù)據(jù)其實(shí)包含了三相的信息。三相波形在相位上互差 120176。 圖 17 封鎖信號(hào)到 來時(shí)的三相六路波形 其他單元電路設(shè)計(jì) 1．調(diào)節(jié)器的設(shè)計(jì) 本設(shè)計(jì)中，調(diào)節(jié)器采用比例積分（ PI）調(diào)節(jié)器，其電氣原理圖如下所示。這樣有助于對(duì)實(shí)現(xiàn)前后的設(shè)計(jì)進(jìn)行模擬，因?yàn)楠?dú)立的定義可以清除因被總線化后在使用不同的綜合工具進(jìn)行綜合、布局布線、和模擬工作時(shí)出現(xiàn)的不良配合問題。 use ieee .。 process (ret, en, clk) begin if ret =`1` then q_temp=``0000000000``。 else y=``ZZZZZZZZZZ``。 library ieee； use ieee .。 5）死區(qū)發(fā)生器模塊： 死區(qū)發(fā)生器由死區(qū)計(jì)數(shù)器和一些 組合邏輯組成，以 A 相為例，將緩沖寄存器與基準(zhǔn)計(jì)數(shù)器的數(shù)值比較結(jié)果 P1a（上橋臂）和 P2a（下橋臂）送至死區(qū)發(fā)生器，經(jīng)死區(qū)處理后輸出 A 相上下橋臂驅(qū)動(dòng)信號(hào) a1 和 a2。 y1, y2, y3 :out std_logic。本設(shè)計(jì)中，進(jìn)入比較器的數(shù)據(jù)都是 10位，故需設(shè)計(jì) 10 位比較器。 3）緩沖寄存器模塊： 緩沖寄存器采用 VHDL 的組合進(jìn)程結(jié)構(gòu)，以保證三相的同步執(zhí)行，這種結(jié)構(gòu)要求讀入進(jìn)程的信號(hào) sm 和三相正弦數(shù)據(jù)輸入值dsina（以 A 相為例）必須放在決定進(jìn)程是否執(zhí)行的敏感信號(hào)表中，只有這些敏感信號(hào)被激活時(shí)，緩沖寄存器的輸出才被賦值，以下是它的進(jìn)程描述。 交流電動(dòng)機(jī)變頻調(diào)速系統(tǒng)設(shè)計(jì) 30 2）三相正弦數(shù)據(jù)寄存器模塊： 三相正弦數(shù)據(jù)寄存器主要用來寄存正弦數(shù)據(jù)的值，在本設(shè)計(jì)中，寄存器為 10 位，其管腳描述如下： clk 為時(shí)鐘信號(hào)， ret為輸出清零信號(hào)， en 為使能控制端， din、 dout 為數(shù)據(jù)輸入、輸出端。 library ieee； use ieee .。 CPLD 系統(tǒng)內(nèi)部單元設(shè)計(jì) 可編程邏輯器件 CPLD 采用 VHDL 硬件描述語言進(jìn)行描述，形成模塊化的軟件設(shè)計(jì)。三相死區(qū)時(shí)間一致，并隨輸入 dead_time 而改變。這種仿真不但提供了邏輯輸出的驗(yàn)證，而且提供了時(shí)序的驗(yàn)證，包括芯片內(nèi)部的各點(diǎn)之間延時(shí)，以及竟?fàn)幟半U(xiǎn)現(xiàn)象的呈現(xiàn)。分別是 C相 B 相和 A相的數(shù)據(jù)。并列輸入的三相數(shù)交流電動(dòng)機(jī)變頻調(diào)速系統(tǒng)設(shè)計(jì) 26 據(jù) 1 51 266 經(jīng)過該電路變成時(shí)間上承接的數(shù)據(jù) result[9..0],這樣送入的三相數(shù)據(jù)就實(shí)現(xiàn)了合成。達(dá)到只占用一個(gè)正弦表格，并且只耗用一個(gè)計(jì)算電路的效果。 （ 4）、控制芯片設(shè)置了一種保護(hù)電路，是過流保護(hù)，檢測(cè)目標(biāo)是三相逆變橋的公共地線上的電流，防止電路中有短路或負(fù)載過重時(shí)所產(chǎn)生的大電流，當(dāng)控制芯片過流信號(hào)保護(hù)管腳為高電平時(shí)，封鎖三相六路波形輸出，將六路信號(hào)強(qiáng)制為零。令 Dsin = Sin(m step),即查正弦表格的得到的值，γ取最大值 255， Dsin 取最大值 166 時(shí)，有以下關(guān)系： γmax Dsin(max) / 255 = 166 = ural 采用乘法器舍去低 8 位實(shí)現(xiàn)。當(dāng) D=neutral 時(shí)，輸出 SPWM 波形的占空比為 ，所以稱 neutral 為相中心點(diǎn)。復(fù)位腳 低電平有效，當(dāng)輸入為低時(shí)，六路 PWM 輸出為低電平，所有的內(nèi)部計(jì)數(shù)器置零，瞬時(shí)基波頻率置零。 2. IGBT 的耐壓值 CESU IGBT 關(guān)斷時(shí)的峰值電 壓為 : VdtL d iUU dcC E S P )()( ????????? ? （ 3— 21） 式中， 為過壓保護(hù)系數(shù)， ? 為安全系數(shù)，一般取 ， 150 由 dtLdi 引起的尖峰電壓。 交流電源側(cè)保護(hù)元件參數(shù)選擇 1. 交流側(cè)過流保護(hù)快速熔斷器 1FF 1FF 熔體的額定電流為 211 IKI FFF ? (3― 18) 其中， 1FK 是與負(fù)載的過載倍數(shù)以及整流模塊的安全裕量有關(guān)的系數(shù)，考慮到?? ， ?m? ，取 1FK =，所以有 211 IKI FFF ? = ?? ，故實(shí)選熔斷 器額定電流為 30A。 2. 元件選取 根據(jù)上式確定的電壓、電流定額，選擇二極管模塊 MOD MOD2, 型號(hào)為： 6RI30G120，即（ 60A,1200V）。為此，在系統(tǒng)電路中設(shè)計(jì)了由 VE、 RE、 VDE組成的放電回路，以免過高的直流電壓使各部分器件損壞。 1V ~ 6V 的器件接受控制電路中的 PWM 調(diào)制信號(hào)的控制，將直流電壓逆變成三相交流電壓。為限制該沖擊電流，有必要在整流橋的輸出端和濾波電容器之間串入一個(gè)限流電阻 sR 。 2. 整流器件的一般選擇原則 1） 最大反向電壓 RMU mRM UU 2? ，式中 mU 是電源線電壓的振幅值 (3― 1) 2) 最大整流電流 VDMI 交流電動(dòng)機(jī)變頻調(diào)速系統(tǒng)設(shè)計(jì) 13 NVDM II 2? ，式中 NI 為變頻器的額定電流 (3― 2) 3) 整流輸出的平均直流電壓 dU 如果電源的線電壓為 LU ，則三相全波整流后平均直流電壓的大小 dU = U 。 本課題選用的是交 直 交電壓型 PWM 變頻主電路，它包括不可控整流電路、濾波電路和三相橋式逆變電路以及能耗制動(dòng)電路。這種電路結(jié)構(gòu)簡(jiǎn)單，產(chǎn)生原理完全不同于傳統(tǒng)的方法，可以和微機(jī)配合使用，僅占用微機(jī)很少的時(shí)間，也可以做成完全獨(dú)立式，不占用微機(jī)任何資源。此外 ,單片機(jī)對(duì)系統(tǒng)調(diào)節(jié)的實(shí)時(shí)性差 (96系列的機(jī)型也不能滿足要求 ),因此單片機(jī)構(gòu)成的系統(tǒng)一般需要外接產(chǎn)生 PWM的芯片 ,單片機(jī)主要用于協(xié)調(diào)系統(tǒng)的工作及輸出顯示。 交流電動(dòng)機(jī)變頻調(diào)速系統(tǒng)設(shè)計(jì) 8 圖 1 交 直 交電壓型變頻主電路 逆變功率器件的選擇 功率器件應(yīng)根據(jù)設(shè)計(jì)的要求和性能指標(biāo)來選擇，對(duì)于變頻調(diào)速系統(tǒng)，一方面要求開關(guān)頻率足夠高，另一方面要求有足夠的輸出容量，對(duì)比 SCR、 GTO、 BJT、GTR、 IGBT、 MOSFET、 MCT 等幾種常用的新型功率半導(dǎo)體器件， SCR 導(dǎo)通容易，但需強(qiáng)迫換流電路使其關(guān)斷； IGBT 具有自關(guān)斷能力，且有 GTR 的大容量和MOSFET 的驅(qū)動(dòng)功率小、開關(guān)動(dòng)作快等優(yōu)點(diǎn)，是中小容量 最為流行的器件； MCT綜合了晶閘管的高電壓、大電流特性和 MOSFET 的快速開關(guān)特性，是極具有發(fā)展前景的大功率、高頻開關(guān)器件。因此，在變頻調(diào)速系統(tǒng)中主電路選擇了電 壓源型交 直 交變頻電路。 所以，交 交變頻電路主要用于轉(zhuǎn)速在 600r/min 以下的大功率交流調(diào)速裝置中。 本章將分別對(duì)系統(tǒng)主電路和控制電路的幾種可能實(shí)現(xiàn)的方案進(jìn)行充分論證的基礎(chǔ)上，提出了系統(tǒng)采納的方案以及說明選用該方案的原因。目前，大功率半導(dǎo)體器件又向集成化智能化方向發(fā)展。其缺點(diǎn)是輸出電壓中除基波外，還含有較大的諧波分量。 相關(guān)技術(shù)分析 PWM 技術(shù) PWM 技術(shù)是變頻調(diào)速技術(shù)的核心技術(shù)之一。 小型化緊湊型變流器要求功率和控制元件具有高的集成度，功率器件發(fā)熱的改善和冷卻技術(shù)的發(fā)展己成為重要原因。因此通過連續(xù)改變定子電壓供電頻率 f 就能平滑、無級(jí)地調(diào)節(jié)異步電動(dòng)機(jī)的轉(zhuǎn)速，)1(60 sp fn ??交流電動(dòng)機(jī)變頻調(diào)速系統(tǒng)設(shè)計(jì) 3 這種調(diào)速方法稱為變頻調(diào)速。變頻調(diào)速技術(shù)己成為節(jié)約能源及提高產(chǎn)品質(zhì)量的有效措施。在冶金、交通、機(jī)械、電子、石油化工、紡織、制藥、造紙、家用電器、電力牽引等工業(yè)領(lǐng)域得到了廣泛的應(yīng)用，產(chǎn)生了巨大的經(jīng)濟(jì)效益。然而對(duì)這些傳動(dòng)系統(tǒng)可利用的控制靈活性是非常有限的，而且它們的應(yīng)用主要局限在風(fēng)機(jī)、泵和壓風(fēng)機(jī)等應(yīng)用方面，其速度只需要粗略調(diào)節(jié)而對(duì)暫態(tài)響應(yīng)和低速特性沒有嚴(yán)格要求。在此基礎(chǔ)上，調(diào)速系統(tǒng)主電路采用了交 直 交型電路形式，并采用 IGBT 作為主電路的功率開關(guān)器件；根據(jù) PWM 波形的生成原理 ，采用 VHDL 語言，從硬件和軟件上探討了基于 CPLD，用于 IGBT 控制的數(shù)字化 PWM 波形產(chǎn)生器的實(shí)現(xiàn)方法；根據(jù)系統(tǒng)的設(shè)計(jì)要求，選擇了轉(zhuǎn)速負(fù)反饋控制，提高了系統(tǒng)的精度和穩(wěn)定度；最后完成了相應(yīng)的電氣控制電路和直流電源的設(shè)計(jì)。 Second, the main circuit、 control circuit、 electrical control circuit and software and hardware of the control device is analyzed systematically. Based on the foregoing analyses, AC— DC— AC voltage source inverter( VSI ) and IGBT devices are selected in the main circuit . According to the generating theory of PWM wave, a new method of digital PWM wave generator based on CPLD using VHDL language is discussed from the point view of hardware and software. A rotate speed negative feedback control is adopted according to the design request of the system, which improves the system’s accuracy and stabilization. At last, the design of corresponding circuit of electric control and DC power is pleted. It is proved by design experiments and simulation waves that this design accords with the expectable requirements. Keywords： AC speed adjusting； Variancefrequency speed adjusting； IGBT；CPLD； PWM 交流電動(dòng)機(jī)變頻調(diào)速系統(tǒng)設(shè)計(jì) III 目 錄 第一章 前言 .............................................................................................................1 交流變頻調(diào)速技術(shù)的發(fā)展與研究現(xiàn)狀 .........................