【正文】 ？ 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 13 頁 共 27 頁 秒脈沖發(fā)生器 秒脈沖發(fā)生器是數字鐘的重要部分，它的精度穩(wěn)定度決定了數字鐘的質量，通常用晶體振蕩器發(fā)生的脈沖經過整形、分頻獲得 1Hz 的秒脈沖。重設堆棧指針 NEXT: LCALL DISP 。它們都可以用兩個 “ 可予制四位二進制異步清除 ” 計數器來實現。 CTT=0時，輸出 Q3Q2Q1Q0保持不變。保護現場 PUSH PSW MOV TL0,0B4H 。用 74LS290 做一 個七進制的加法計數器，將時的十位的進位脈沖接到顯示星期的 74LS290 的輸入脈沖就可以了。處理秒 21H2DH,2EH MOV A,22H 。帶小數點 DB 00H,40H,00,00,00,00,00,00 。關 中斷 LX: MOV A,R6 JB ,L1 。確認鍵處理程序 L3: JB ,L61 。秒加一 ADD A,01H DA A 4 系統仿真 該電子鐘 對源程序進行編譯 ， 自動地把 VHDL 描述轉變成門級電路 ， 進而完成各種測試工作。在調試每個數碼管的發(fā)光時間時，必須反復修改程序中的給定的時間，直到整體上的顯示效果較好，不會有閃爍的現象產生。 調試 優(yōu)化 （ 1）單片機時間基準振蕩電路中振蕩晶體頻率的選擇必須要和程序中的時間基準相一致，也就是說要采用振蕩頻率為 12M的振蕩晶體，否則若采用了 的振蕩晶體就會使得單個振蕩周期變 長，故而使單個時間間隔變長，最終會導致實際上的電子鐘走時變“慢”。 最后，感謝 蔡 老師給予我們很多方面的指導和幫助，謝謝同學的相互幫助，感謝有了這些，我才能很好的順利的完成我的這次課程設計。 本工程由寧夏燕寶房地產開發(fā)有限公司開發(fā)，銀川市規(guī)劃建筑設計院設計。 本工程 設計屋面為坡屋面防水采用防水涂料。基礎采用 C30 鋼筋砼條形基礎， 上砌 MU30 毛石基礎，砂漿采用 M10 水泥砂漿。具體進度計劃詳見附圖－ 1（施工進度計劃）。 ⑵ 現場設鋼筋切斷機 1 臺，調直機 1 臺，電焊機 2 臺， 1 臺對焊機。 生活用水 生活用水采用自來水。 B、主、次控軸線定位時均布置引樁，引樁采用木樁，后砌一水泥砂漿磚墩；并將軸線標注在四周永久性建筑物或構 造物上，施測完成后報建設單位、監(jiān)理單位確認后另以妥善保護。 B、施工層放線時，應在結構平面上校投測軸線，閉合后再測設細部尺寸和邊線。 砌筑工程 ⑴ 材料 磚： MU15 多孔磚，毛石基礎采用 MU30 毛石。 F、接槎時必須將表面清理干凈，澆水濕潤，填實砂漿，保持灰縫平直。板上部鋼筋用馬凳按梅花狀支起。 ⑸ 砼澆筑后 1 晝夜?jié)菜B(yǎng)護，養(yǎng)護期不少于 7d，砼強度未達到 作業(yè)。 ⑷ 為防止腳平架外傾，與結構采用鋼性拉接，拉接點間距附和“垂四平六“的原則。 油漆、涂料施工： 油漆工程施工時，施工環(huán)境應清潔干凈，待抹灰、樓地面工程全部完工后方可施工，油漆涂刷前被涂物的表面必須干燥、清潔，刷漆時要多刷多理不流墜，達到薄厚均勻，色調一致，表面光亮。 原材料在使用前經化驗合格后才能使用，不合格材料嚴禁使用。 五、預防質量通病之措施 本工程按優(yōu)質工程進行管理與控制，其優(yōu)質工程的目標體系與創(chuàng)優(yōu)質工程的保證措施在本工程施工組織設計中做了詳述。 在荷載作用下，會增大砂漿的橫向變形，降低砌體的強度。 ② 砂漿必須滿鋪，確保砂漿飽滿度。淋磚時，一般以 15％含水率為宜。而且有了掉角，修補十分困難，且不定期牢固。三是施工粗心， 支模有誤。這樣做，罩面完成后，踏步的級高級寬就一致了。 ⑷ 砂漿必須飽滿（最后的一塊磚堵完后，用竹片或扁平鋼筋將砂漿塞實，刮平，灰縫要均勻、實心實意，不準不刮漿干塞磚塊）。 ⑵ 找平層：施工前，清理面層須 潔凈，并濕潤砼樓板表面，之后刷一層 TG 膠素水泥漿?；蚵裨O預留套管。 ⑹ 、做地面時，切切注意地面排水坡度與坡向。 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 19 頁 共 27 頁 19 塑鋼窗之固定： ⑴ 、塑鋼窗與墻體的固定用連接點的設置： 距框角≯ 180mm； 間距≯ 600mm。 ③ 、或用密封漆將塑鋼與鐵板條之間，窗框與墻之間予以封閉以免雨水浸入。 ⑵ 、安裝 ① 、 安裝前弄清圖紙，查清管子位置，走向、標高。 ③ 、試驗時，第一要查看壓力表的壓力降，第二要逐房間察看管道的滲漏情況。這樣，當前面的插座壞了，接在后面的幾個插座就會發(fā)生零線斷線或地線斷線，造成搞插座沒有電，或在發(fā)生漏電事故時，漏電開關不動作，嚴重者造成人員 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 22 頁 。 ⑷ 、水壓試驗： ① 、把好水壓試驗關，是控制管道安裝質量的關鍵。不需坡口焊時，在焊 前用砂布將管口打磨干凈，兩管對口間要均勻，不可一側大，一側小。 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 20 頁 共 27 頁 20 ⑷ 、預防塑鋼與鐵制連接鐵板條之間的電偶腐蝕 L： 為了防止塑鋼和連接鐵板條之間的電偶腐蝕，采取下列措施： ① 、采用鍍鋅鋼板制作連接鐵板條。 ⑵ 、 120 預制塊用于 370 墻及 120 墻中。 ⑷ 、地面的做法按設計要求進行或建議甲方按上述“地面漏水防預“中所提做法處理，但防水層必須沿套管或給排水管上翻 150mm 并與管子貼粘牢固。注意排水坡度與坡向或做 C20 細石砼。 ⑶ 當板塊砼都有了足夠強度后，再用加熱后的鐵鉻子，將縫處瀝青砂漿板條予以慰湯，使其縫隙深淺一致，交角平順。腳手眼內外同時堵砌，絕不準用干磚堵塞。在罩面之前，根據平臺標高在樓梯側面墻上彈 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 16 頁 共 27 頁 16 出一道踏步踏級的標準斜線。產生的原則，一是建筑標高與結構標高不吻合。規(guī)范還規(guī)定：“構造柱與墻連拉處，宜砌成馬牙槎，并沿墻高每 50cm設 2Ф 6 拉結鋼筋，每邊伸入墻內 ＞ 100cm。拌好的砂漿，須于 3 小時之內使用完畢。 E、均勻鋪灰，務使鋪灰之厚度均勻一致。規(guī)范中之所以有厚度和寬度要求，是由于灰縫過薄，使砌體產生不均勻受力，影響砌體隨載能力。 ⑸ 燈具、插座、開關等器具必須選用合格產品，不合格產品嚴禁使用。 做水泥砂漿找平層表面應平整壓光，屋面與女兒墻交接處抹成 R≥ 150mm 圓角。底子 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 11 頁 共 27 頁 11 灰應粘結牢固，并用刮杠刮平，木抹子抹平。 ⑵ 架子底部夯實，墊木板，綁掃地桿。 ⑶ 投料順序：石子→水泥→砂子。 ⑷ 鋼筋保護層：基礎 40mm，柱、梁 30mm，板 20mm。 D、外墻轉角處應同時砌筑，內外墻交接處必須留斜槎，槎子長度不小于墻體高度的 2/3，槎子必須平直、通順。 挖掘機挖土應該從上而下施工，禁止采用挖空底腳的操作方法。 C、標高由水準點引測至坑底。 ⑵ 工程定位 A、根據工程特點，平面布置和定位原則，設置一橫一縱兩條主控線即 27樓：（ A）軸線和（ 1）軸線； 30樓：（ A）軸線和（ 1）軸線。 施工用水 施工用水采用深井水自來水，并砌筑一蓄水池進行蓄水。 場內道路采用級配砂石鋪墊，壓路機壓。 二、 施工部署及進度計劃 工期安排 本工程合同計劃開工日期： 2020 年 8 月 21 日，竣工日期：2020 年 7 月 10 日，合同工期 315 天。本工程設計為節(jié)能型住宅，外墻均貼保溫板?？倢?27樓 ； 30樓 m。編制時，我公司技術發(fā)展部、質檢科以及項目部經過精心研究、合理組織、充分利用先進工藝，特制定本施工組織設計。 通過為期 兩 周的課程設計，我順利完成了 計算機組成原理課中基于流水技術構成的模型機的設計與實驗的 課程設計。顯示格式為： XX－ XX－ XX，分別代表小時，分鐘，秒 ， 為 24 小時制。 由于單片機處理數據過程中要響應中斷等原因，而中斷服務程序所花費的時間必須在中斷返回后在計時單元中扣除掉，否則實際上制作出來的電子鐘會變“慢”。時加一 L8:MOV A,22H 。判斷有無鍵按下。 JNZ LOOP2 。循環(huán)顯 示 TABLE: db 28h,7eh,0a2h,62h,74h,61h,21h 。顯示子程序 DISP: ANL 2FH,10H 。 原理：由分計數器送來的進位脈沖送入時個位計數器，電路在分進位脈沖的作用下按二進制自然序依次遞增 1，當計數到 24，這時小時個位輸出 0100（也就是 4），小時十位輸出 0010（也就是 2），小時十位計數器 只有 QC 端有輸出，小時個位計數器只有 QB 端有輸出，將 QC、 QB 端接一個二輸入與非門，與非門輸出一路先送入十位計數器的清零端然后取反送入或非門的另一個輸入端，輸出接小時個位計數器的清零端，其每 10小時清零并向小時十位計數器送進位脈沖，當十位輸出為二，小時個位輸出為四時，將整個電路清零，另一路取反后作為星期進位脈沖送入星期顯示電路的脈沖輸入端，完成 24小時的顯示及向星期電路送星期進位脈沖的功能。秒、分的六十進制計數器的構成如圖所示： 圖 計數及顯示實驗電路圖 其程序代碼如下 : 。 b：同步并行置數功能： 當 =1 時，預置控制端 =0，并且 CP=CP↑時， Q3Q2Q1Q0= P3P2P1P0，實現同步預置數功能。將這些計數器適當連接，就可以構成秒、分、時的計數，實現計時功能。設定定時器工作方式 ? 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 14 頁 共 27 頁 MOV TL0,0B0H MOV TH0,3CH SETB TR0 。為了避免響鈴影響顯示定時，選時或調時程序段。 47LS161 被接成十進制計數器，其置數輸入端 A、 B、 C、 D（ 3腳 4腳 5腳 6腳）接低電平， LD、 EP、 ET（ 9 腳 10腳 7 腳）接高電平，秒脈沖由 CP（ 2 腳）端輸入。邏輯綜合軟件會生成 .edf（ edif）的 EDA工業(yè)標準文件。 （ 4） VHDL 的設計不依賴于特定的器件，方便了工藝的轉換。 （ 2） VHDL 豐富的仿真語句和庫函數，使得在任何大系統的設計早期就能查驗設計系統的功能可行性，隨時可對設計進行仿真模擬。有專家認為，在新的世紀中， VHDL 于 Verilog 語言將承擔起大部分的數字系統設計任務。一般學習電路仿真工具（如 EWB、 PSPICE）和 PLD 開發(fā)工具（如 Altera/Xilinx 的器件結構及開發(fā)系統），為今后工作打下基礎 。 現在對 EDA 的概念或范疇用得很寬。 通過數字電子鐘的設計，鞏固計算機組成原理課程，理論聯系實際，提高分析、解決計算機技術的實際問題的獨立工作能力； 掌握 用 VHDL 語言編制 簡單 的小型模塊， 學會數字鐘的設計方法 ,熟悉集成電路的使用方法 ,初步掌握電子鐘的設計方法并實現時間的顯示和校對，以及報時的功能，并能對數字電子鐘進行擴展。在這里我們將已學過的比較零散的數字 電路的知識有機的、系統的聯系起來用于實際，來培養(yǎng)我們的綜合分析和設計電路的能力。 要求： （ 1）通過對相應文獻的收集、分析以及總結，給出相應課題的背景、意義及現狀研究分析。 （ 4）撰寫課程設計報告。數字鐘已成為人們日常生活中必不可少的必需品，廣泛用于個人家庭以及辦公室等公共場所，給人們的生活帶來極大的方便。因此，研究數字鐘及擴大其應用，有著非?，F實的意義。 利用 EDA 工具，電子 設計師可以從概念、算法、協議等開始設計電子系統，大量工作可以通過計算機完成，并可以將電子產品從電路設計、性能分析到設計出 IC版圖或 PCB 版圖的整個過程在計算機上自動處理完成。主要是讓學生了解 EDA 的基本概念和基本原理、掌握用 HDL 語言編寫規(guī)范、掌握邏輯綜合的理論和算法、使用 EDA 工具進行電子電路課程的實驗并從事簡單系統的設計?，F在， VHDL 和 Verilog 作為 IEEE 的工業(yè)標準硬件描述語言，又得到眾多 EDA 公司的支持，在電子工程領域，已成為事實上的通用硬件描述語言。強大的行為描述能力是避開具體的器件結構，從邏輯行為上描述和設計大規(guī)模電子系統的重要保證。 （ 3） 設計層次較高，用于較復雜的計算時，能盡早發(fā)現存在的問題，從而縮短設計周期。 （ 3） 邏輯綜合：將源文件調入