【正文】 1注意配電箱的產品質 量驗收： 市場采購的配電箱，不少是不符合國家標準的新產品。 ⑶ 、下料： 管道不料時，尺寸一定要準確，給水管誤差≤ 5mm。這五點都要達到。 ⑵ 、連接點的釘固方法 ： 墻體砌筑時，將 C20 砼預制塊，不論磚墻、砼墻、加氣塊墻、都用射釘將鐵板連接條釘在墻上，更有將普通鐵釘釘在墻上者，都是極不安全，極不妥的操作方法。 這種傳統(tǒng)做法的弊端是：木磚容易松動，木磚漏留，木磚大小倒放等，致使門窗的安裝質量受到影響。套管要焊上止水鋼環(huán)。 ⑷ 防水層：用一布四涂。 好的做法是： ⑴ 、事先按變形的長短、高度（板塊砼厚）的制作厚為 20mm的瀝青砂漿板條； ⑵ 砼板塊澆筑前，第一塊板的斷縫處支設模塊，砼有足夠強度（ ）后，拆除側模板，將預制瀝青砂漿板條貼粘在砼板塊側縫表面，接著澆筑第二塊板塊砼。一是影響墻面抹灰之脫落、開裂也空鼓；二是灑水可沿已開裂的腳手眼進入室內。 ⑵ 澆筑砼中，往往由于操作與模板細微變形，也會使踏步有稍話誤差。（水泥袋或用針織袋裝砂）既有利于砼養(yǎng)護，又可保護踏步楞角。如設計沒有具體規(guī)定時，按規(guī)范執(zhí)行。 B、水平縫用鋪漿法（鋪漿長度≤ 50cm）砌筑，豎縫用擠漿法砌筑，豎縫還要畏助以加漿法，以使豎向飽滿，絕不可用水沖灌漿法。 B、砌磚時，一定要按皮數桿的分層掛線，將小線接緊，跟線鋪灰，跟線砌筑。為此，提出防止通病的作業(yè)措施如下： 磚墻砌體組砌方法： ⑴ 、組砌方法：一順一丁組砌，由于這種方法有較多的丁磚，加強了在墻體厚度方向的連結，砌體的抗壓強度要高一些。 ⑶ 電預埋管路宜沿最近線路敷設，應盡量減少彎曲，用線管的彎曲絲接套絲，折扁裂縫焊接，管口應套絲用堵頭堵塞。 樓地面工程 樓地面工程只作 50 厚豆石砼墊層。 裝飾工程 裝飾工程施工前，要組織質監(jiān)部門、建設、設計、施工單位四方參加的主體結構工程核驗收，對已完全體分部工程進行全面檢查、發(fā)現問題及時處理，清除隱患，并做好裝飾前材料、機具及技術準備工作。 ⑵ 模板支撐應牢固可靠，安裝進程中須有防傾覆的臨時固定措施。施工中嚴格掌 握各種材料的用量，并在攪拌機前進行標識，注明每立方米、每盤用量。 鋼筋工程 ⑴ 凡進場鋼筋須具備材質證明，原材料須取樣試驗，經復試合格后方可使用。 ⑵ 砌筑要求 A、開工前由工長對所管轄班組下發(fā)技術交底。 開挖時，根據現場實際土質，按規(guī)范要求 1: 放坡，反鏟挖掘機挖土。 相當于絕對標高 。 四、主要施工方法 施工測量放線 ⑴ 施工測量基本要求 A、 西夏建材城生活區(qū) 1 30住宅樓定位依據： 西夏建材城生活 區(qū) 工程總體規(guī)劃圖，北京路、規(guī)劃道路永久性定位 B、根據工程特點及＜建筑工程施工測量規(guī)程＞ DBI01－ 21－ 95， 2 條，此工程設置精度等級為二級，測角中誤差177。 ⑸ 現場設塔吊 2 臺。 ⑶ 內裝修工程 門窗框安裝→室內墻面抹灰→樓地面→門窗安 裝、油漆→五金安裝、內部清理→通水通電、竣工。 本工程設計給水管采用 PPR 塑料管，熱熔連接；排水管采用UPVC 硬聚氯乙烯管，粘接；給水管道安裝除立管及安裝 IC 卡水表的管段明設計外，其余均暗設。地面除衛(wèi)生間 200 200 防滑地磚，樓梯間 50 厚細石砼 1： 1 水泥砂漿壓光外，其余均采用 50 厚豆石砼毛地面。30樓 m2。 [6] 王新梅，肖國鎮(zhèn)．糾錯碼 —— 原理與方法 (修訂版 ) [M]．西安電子科技大學出版社， 2020。 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 26 頁 共 27 頁 5 結束語 此次基于數字式電子鐘的設計與制作的獨特之處在于采用了動態(tài)顯示的形式，將 6 個數碼管串聯(lián)起來，這一點與一般的電子鐘采用靜 態(tài)顯示的方法不同，這樣的設計使得單片機的管腳得到了充分的利用，也使得本設計中的電路顯得小巧，省去了相應的芯片，節(jié)約了成本。顯示初始為： 12－ 00－ 00。 仿真圖 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 24 頁 共 27 頁 圖 頂層設計仿真圖 由圖可知，當遇到上升沿時發(fā)一個信號，在高電位時有效，而在低電位時無效 。25H 單元是標志位，（ 25H） =01H 調節(jié)時單元的值 LB3: MOV 25H,04H 。是減 1鍵轉 L3 JNB ,L12 。鍵盤去抖動。顯示偏移量 MOV P0,a 。到時間達到 24小時 ,清零 . RETI1: POP PSW 。一秒鐘時間到 MOV A,21H ADD A,01H DA A MOV 21H,A CJNE A,60H,RETI1 MOV 21H,00H 。計數器的輸出端 QA、 QB、 QC、 QD（ 14 腳 13 腳 12 腳 11 腳）接譯碼電路 CD4511 的輸入端 D、 C、 B、 A。集成電路 74LS161芯片的電路其中（如圖 3） CP 為時鐘脈沖輸入端， P0、 P P P3 為預置數輸入端， 為置數控制端， 為 異步復位端，二者均為低電平有效； Q0、 Q Q Q3 為計數器的輸出端。 LCALL ANKEY 。按鍵由琴鍵或撥碼 開關發(fā)出脈沖或電平信號，控制整個系統(tǒng)工作。在顯示程序段中主要進行了閃爍的處理，采用定時器中斷置標志位，再與位選相互結合的方法來控制調時或定時中的閃爍。計數器的輸出分別由譯碼器送顯示器顯示。通常 VHDL 文件保存為 .vhd 文件 。 VHDL 的主要特點 （ 1） 作為硬件描述語言的第一個國際標準， VHDL 具有很強的可移植性。這種將設計實體分成內外部分的概念是 VHDL 系 統(tǒng)設計的基本點。此后 VHDL 在電子設計領域得到了廣泛的接受，并逐步取代了原有的非標準的硬件描述語言。 EDA 設計可分 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 8 頁 共 27 頁 為系統(tǒng)級、電路級和物理實現級。采用電池作電源，采用低功耗的 CMOS 芯片及液晶顯示器，發(fā)生器使用晶體振蕩、計數振蕩器 CD4060 及雙 JK 觸發(fā)器 CD4027，將標 準秒信號送入“秒計數器”；計數器采用“可予制四位二進制異步清除”計數器來實現，分別組成兩個六十進制 (秒、分 )、一個二十四進制 (時 )的計數器；整電報時電路以門電路、觸發(fā)器及揚聲器構成，要求在離整點差 5秒時，每 1秒鐘鳴叫一次，共響 5次，前四次為低音 512Hz，最后一聲為高音 1024Hz；星期計數器是用四個 D觸發(fā)器組 成；校時電路是由與非門構成的雙穩(wěn)態(tài)觸發(fā)器，用來對“星期”、“時”、“分”、“秒”顯示數字進行調整的；譯碼顯示電路選用 BCD7段鎖存譯碼／驅動器 CC4511 構成，再經過 設計一個電子鐘，具有時、分、秒顯 示功能，在計時過程中具有報時功能，同時能對時、分進行校對，在使用 74LS290 輸入脈沖時能夠顯示一周的星期 ,具有一分鐘鬧鈴功能 . 實驗儀器 : 74LS161(7 片 ),74LS48(BCD_7 段譯碼器 ), 74LS29(4 片 ),門電路及單次按鍵 ,琴鍵開關 。 鐘表的數字化給人們生產生活帶來了 極大的方便，而且大大地擴展了鐘表原先的報時功能。 （ 2）課程設計附件（主要是源程序）。 （ 2） 設計并實現數字電子鐘 。 （ 3）學按要求編寫課程設計報告書，能正確闡述設計和實驗結果。s Daily life necessities, widely used in individual homes and offices in public brings great convenience to the life of we will be use what we has studied the parative scattered of digital circuit, systematic knowledge anic link for practical, to develop our prehensive analysis and circuit design ability. 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 4 頁 共 27 頁 Keywords: electric clock, electrocircuit gate ， sweetch of lyra key 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 5 頁 共 27 頁 目錄 1 引言 6 背景和 目的 6 課程設計的內容 6 2 EDA 與 VHDL 簡介 7 EDA 的介紹 7 VHDL 的介紹 8 VHDL 的用途與優(yōu)點 8 VHDL 的主要特點 9 用 VHDL 語言開發(fā)的流程 10 3 數字電子鐘的設計方案 10 設計規(guī)劃 10 13 14 19 19 4 系統(tǒng)仿真 23 23 調試優(yōu)化 25 5 結束語 26 參考文獻 27 鄒其昌 基于 VHDL 的數字電子鐘的實現與設計 第 6 頁 共 27 頁 1 引 言 隨著科學技術的不斷發(fā)展，人們對時間計量的精度要求越來越高。 通過數字鐘的 實現 進一步的了解各種在制作中用到的中小規(guī)模集成電路的作用及實用方法 .且由于數字鐘包括組合邏輯電路和時敘電路 .通過它可以進一步學習與掌握各種 組合邏輯電路與時序電路的原理與使用方法 。目前 EDA 技術已在各大公司、企事業(yè)單位和科研教學部門廣泛使用。它源于美國國防部提出的超高速集成電路（ Very High Speed Integrated Circuit，簡稱 VHSIC）計劃，是 ASIC 設計和 PLD 設計的一種主要輸入工具。除了含有許多具有硬件特征的語句外， VHDL 的語言形式和描述風格與句法是十分類似于一般的計算機高級語言。符合市 場需求的大規(guī)模系統(tǒng)高效 、 高速的完成必須有多人甚至多個代發(fā)組共同并行工作才能實現。 （ 6） 對于用 VHDL 完成的一個確定的設計，可以利用 EDA 工具進行邏輯綜合和優(yōu)化，并自動地把 VHDL 描述設計轉變成門級網表。 （ 5） 編程下載：確認仿真無誤后，將文件下載到芯片中 。 用 74LS290 做一個七進制的加法計數器，將時的十位的進位脈沖接到顯示星期的 74LS290 的輸入脈沖就可以了。程序流程圖如圖所示： 圖 程序流程圖 響鈴 結束 顯示 初始化 T F 讀鍵 有無鬧鐘？ 是否為調時、定時？ 開始 T T 定時 F F 調時 T F 調時？ 是否修改