ic數(shù)字前端_數(shù)字后端_流程與工具(存儲版)
【正文】 數(shù)字后端設計流程 4 布圖 布圖步驟主要完成宏單元的放置，電源規(guī)劃以及PAD的擺放，布圖影響到整個設計的繞線難易以及時序收斂。如圖所示，有一個以 X為起點 Y為終點的連接需要繞線，考慮到blockage和 congestion的狀況后，選擇了變化 1 1 2 22 2 16的 GRC來繞線。 ?而基于標準單元的 APR時，標準單元位置以及走線資源都是可以根據(jù)需要調(diào)整的，因此靈活性更大，更容易使得整個設計收斂。 HDL文件 ?比對網(wǎng)表為 LVS工具從版圖中提取電路元件以及連接關系以后得到的網(wǎng)表 ?LVS軟件根據(jù)標準單元庫設計者提供的 cdl網(wǎng)表文件從版圖中提取電路網(wǎng)表。 ?VIRTUOSO生成最終流片版圖 數(shù)字后端設計流程 19 SIGNOUT ?當設計完成時，應當保證其時序，功能，工藝等指標完全達到要求，只要有任意一點不能達標，便需要重新對設計做修改！ ?Foundry為了規(guī)避責任，故要求設計者在提交版圖時簽字畫押，說明此版圖已經(jīng)經(jīng)過檢查，是沒有錯諢的。 數(shù)字后端設計流程 18 VIRTUOSO ?CADENCE – VIRTUOSO ?丏業(yè)版圖編輯工具，結合 CALIBRE可以對版圖做在線檢查修改。 ?規(guī)則檢查則建模為圖形性質(zhì)計算 數(shù)字后端設計流程 14 DRC 數(shù)字后端設計流程 15 LVS ?LVS – layout vs schematic ?LVS是為了檢查版圖文件功能與原有電路設計功能的一致性。 DFM的目的在于提高良率。 數(shù)字后端設計流程 8 布線 Layer METAL1 pitch = Layer METAL2 pitch = Layer METAL3 pitch = Layer METAL4 pitch = Layer METAL5 pitch = Layer METAL5 pitch = Layer METAL7 pitch = Layer METAL8 pitch = 數(shù)字后端設計流程 8 布線 數(shù)字后端設計流程 8 布線 第一步 全局布線 Global route 迚行時，整個芯片會被切割成一塊塊的 global routing cell (GRC)，其目的在于建立一個繞線的藍圖。 ?由于在綜合過程中電路節(jié)點名稱可能改變，因此可以使用形式驗證工具找到 RTL代碼中節(jié)點在網(wǎng)表中的對應節(jié)點。 數(shù)字前端設計流程 9 延時計算 ?采用 wire load model可以計算電路端到端路徂延時。所以要對綜合迚行約束！ ?綜合器中也有靜態(tài)時序分析功能，用來計算當前綜合結果的工作速率。此種方式的仿真時間較長，丐覆蓋率相對較低。 ?Tips：可以參考 QUATURS II的 design flow?。? Contents 基于標準單元的 ASIC設計流程 1 數(shù)字前端設計 (frontend) 2 數(shù)字后端設計 (backend) 3 Q A 4 3 教研室 ASIC后端文件歸檔 Contents 基于標準單元的 ASIC設計流程 1 數(shù)字前端設計 (frontend) 2 數(shù)字后端設計 (backend) 3 Q A 4 3 教研室 ASIC后端文件歸檔 基于 standcell的 ASIC設計流程 A r c h i t e c h t u r a l s p e c s R T L c o d i n gC o n c e p t + M a r k e t R e s e a r c hR T L s i m u l a t i o nL o g i c S y n t h e s i s , O p t i m i z a t i o n S c a n I n s e r t i o nF o r m a
環(huán)評公示相關推薦
鄂ICP備17016276號-1