半導(dǎo)體集成電路原理教材(存儲(chǔ)版)
【正文】 uit） 制造工藝是集成電路實(shí)現(xiàn)的手段，也是集成電路設(shè)計(jì)的基礎(chǔ)。 N+ N+ Nepi P Nepi P PSub (GND) PSub (GND) PSub (GND) B PSub SiO2 光刻膠 N+埋層 N–epi SiO2 P+ P+ P+ SiO2 N–epi P P N+ N+ N+ N+ C E C E B 鈍化層 30 其它雙極型集成電路工藝簡(jiǎn)介 對(duì)通隔離： 減小隔離所占面積 泡發(fā)射區(qū)： 減小發(fā)射區(qū)面積 磷穿透擴(kuò)散： 減小串聯(lián)電阻 離子注入： 精確控制參雜濃度和結(jié)深 介質(zhì)隔離： 減小漏電流 光刻膠 B PSub N+埋層 SiO2 P+ P+ P+ P P N+ N+ N+ N+ C E C E B 31 習(xí)題 P14: 工藝流程及光刻掩膜版的作用 （ 1） ①② 識(shí)版圖 集成度與工藝水平的關(guān)系 工作電壓與材料的關(guān)系 32 167。 BI CMOS工藝簡(jiǎn)介 雙極型工藝與 MOS工藝相結(jié)合，雙極型器件與 MOS型器件共存，適合模擬和數(shù) /?；旌想娐?。 因此，將 n型外延層分割成若干個(gè) “ 島 ” 。 2023年推出首款可商業(yè)化、擁有自主知識(shí)產(chǎn)權(quán)、通用高性能的CPU龍芯 1號(hào)，它采用 ?m工藝生產(chǎn)，主頻最高達(dá)266MHz。后來(lái)瞄準(zhǔn)了手機(jī)用多媒體處理芯片市場(chǎng)，并成功地打開(kāi)了歐美市場(chǎng)。 7 ? 大致而言， ? 1970年有 1K的產(chǎn)品； ? 1974年進(jìn)步到 4K (柵極線寬 10微米 )； ? 1976年 16K （ 5微米）； ? 1979年 64K (3微米 )； ? 1983年 256K （ ）； ? 1986年 1M （ ）； ? 1989年 4M ( )； ? 1992年 16M ( )； ? 1995年 64M ( )； ? 1998年到 256M ( )， ? 大約每三年進(jìn)步一個(gè)世代， 2023年就邁入千兆位大關(guān)。 1964年，快捷半導(dǎo)體 (Fairchild Semiconductor)的諾宜斯 (Robert Noyce， 1927~1990)，則使用平面工藝方法，即借著蒸鍍金屬、微影、蝕刻等方式，解決了集成電路中，不同組件間導(dǎo)線連結(jié)的問(wèn)題。 1958年 9月 12日，德州儀器公司 (Texas Instruments)的基爾比 (Jack Kilby， 1923~ )，細(xì)心地切了一塊鍺作為電阻，再用一塊 pn結(jié)面做為電容，制造出一個(gè)震蕩器的電路，并在 1964年獲得專利，首度證明了可以在同一塊半導(dǎo)體芯片上能包含不同的組件。 ? 發(fā)展過(guò)程中最重要的一步，就是 1969年 ， IBM的迪納 (R. H. Dennard) 發(fā)明了只需一個(gè)晶體管和一個(gè)電容器，就可以儲(chǔ)存一個(gè)位的記憶單元；由于結(jié)構(gòu)簡(jiǎn)單，密度又高，現(xiàn)今半導(dǎo)體制程的發(fā)展水平常以動(dòng)態(tài)隨機(jī)存取內(nèi)存的容量為標(biāo)志。它的主要產(chǎn)品是“星光系列”多媒體處理芯片， 中星微電子 最初提供 PC用的攝像頭芯片。我國(guó)在“九五” 期間投資 100個(gè)億組建了集成電路“ 909”專項(xiàng)工程。 B PSub SiO2 光刻膠 N+埋層 N–epi P+ P+ P+
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1