畢業(yè)設(shè)計(jì)論文-基于fpga的數(shù)字秒表設(shè)計(jì)(存儲版)
【正文】 a=111。 end if。count:=0。139。039。 sec=sec。 end if。 when 1|11|21|31|41|51|61|71|81|91=qsl=0001。 when 9|19|29|39|49|59|69|79|89|99=qsl=1001。 when 50|51|52|53|54|55|56|57|58|59=qsh=0101。 p8:process(min) begin case min is when 0|10|20|30|40|50=qml=0000。 when 8|18|28|38|48|58=qml=1000。 when 40|41|42|43|44|45|46|47|48|49=qmh=0100。 when 3|13|23|33|43|53=qhl=0011。 end case。 end case。 end if。 26 when 3=data=qmh。 end process p11。 6 when 0111 =seg7=1111000。 end one。 4 when 0101 =seg7=0010010。 when others=null。 when 2=data=qml。 else t=t+1。 when 50|51|52|53|54|55|56|57|58|59=qhh=0101。 when 9|19|29|39|49|59=qhl=1001。 when 1|11|21|31|41|51=qhl=0001。 when 20|21|22|23|24|25|26|27|28|29=qmh=0010。 when 6|16|26|36|46|56=qml=0110。 end case。 when 30|31|32|33|34|35|36|37|38|39=qsh=0011。 when 7|17|27|37|47|57|67|77|87|97=qsl=0111。 end process p5。 if hour=59 then hour=0。 then hour=hour。 end process p3。 begin if clk1khz39。139。count:=0。 signal min:integer range 0 to 59。 scan:out std_logic_vector(5 downto 0)。 參考文獻(xiàn) : [1] 陳躍東 .數(shù)字秒表 系統(tǒng)設(shè)計(jì) [J].自動化與儀器儀表 ， 2020， 270(1)： 65～ 97 . [2] 廖常初 .可編程序控制器應(yīng)用技術(shù) (第三版 ) [M].重慶： 重慶大學(xué)出版社 ， 2020：85～ 153． [3] 俞一鳴 . Altera可編程邏輯器件的應(yīng)用與設(shè)計(jì) [M]. 北京： 機(jī)械工業(yè)出版社 ， 2020：133～ 206． 17 [4] 周景潤 .基于 Quartus 的 FPGA 數(shù)字系統(tǒng)設(shè)計(jì) [M]. 北京： 電子工業(yè)出版社 ， 2020：212～ 306. [5] 孟慶輝 .EDA 技術(shù)實(shí)用教程 [M]. 北京： 國防工業(yè)出版社 ， 2020： 101～ 169． [6] 陳林 . EDA 技術(shù)在電子技術(shù)基礎(chǔ)實(shí)驗(yàn)教學(xué)中的應(yīng)用 [J].信息技術(shù) ， 2020， 6(3)： 58～108． [7] 謝自美 . 電子線路綜合設(shè)計(jì) [M]. 武漢： 華中科技大學(xué)出版社 ， 2020： 135～ 168． [8] 康華光 .電子技術(shù)基礎(chǔ) (數(shù)字部分 )[M]. 北京： 高等教育出版社 ， 2020： 92～ 144． [9] 余孟嘗 .數(shù)字電子技術(shù)基礎(chǔ)簡明教程 (第二版 )[M]. 高等教育出版社 ， 1999， 54～73. [10] 閻石 .數(shù)字電子技術(shù)基礎(chǔ) (第四版 ) [M]. 北京： 高等教 育出版社 ， 1997： 202～ 265. [11] Li S G， Gao D Y， Nie P Q. Study on multitask management unit MTU of embedded micro processor NCS[J]. Acta Aeronautica et Actronautica Sinica， 2020， 21(2):154～ 187. [12] Liu L， Gao D Y， Zhang S B， et al. Design of EM FPU in embedded microprocessor[J]. Acta Aeronatutica et Astronautica Sinica ， 2020， 22(4):302～ 319. [13] Yeandel J， Thulborn D， Jones S. An online testable UART implemented using IFIS[C]. 15th IEEE VLSI Test at Astronautica Symposium， 1997， 324～ 347. [14] Elmenreich W， Delvai M. Timetriggered munication with UARTs[C]. 4th IEEE International Workshop on Factory Communication Systems ， 2020 ， 107 ～121. [15] Gallo R， Delvai M， Elmenreich W， et al. Revision and verification of an enhanced UART[M]. IEEE International Workshop on Factory Communication System，2020， 115～ 218. 18 附錄 library ieee。運(yùn)用層次化設(shè)計(jì)方法，完成各電路模塊的連接。 制板過程 在做 PCB 板時(shí)注意元件的封裝，否則將會有 [1]丟失元件錯(cuò)誤例： Component R1 not found；這種錯(cuò)誤多為封裝錯(cuò)誤，應(yīng)該在 Schematic document 文檔電路圖中修改對應(yīng)的元件封裝。 (2) 將脈沖信號產(chǎn)生的 1024HZ 的脈沖送入主控制器的 CP 端，觀察主控制器的狀態(tài)是否按周期規(guī)律規(guī)律變化。轉(zhuǎn)印完成后檢查轉(zhuǎn)印的碳跡是否有斷線，若有則用油漆或碳筆將斷線連接起來，然后把 PCB 板放到三氯化鐵的水溶液中進(jìn)行腐蝕。是絕緣的防護(hù)層，可以保護(hù)銅線，也可以防止零件被焊到不正確的地方。另一個(gè)需要修改的參數(shù)是 PCB 板的線寬。 ⒋ 硬件電 路的設(shè)計(jì)與調(diào)試 本系統(tǒng)的主要邏輯設(shè)計(jì)由一片 EPF10K10LC844 芯片完成，編寫的 VHDL 源程序在Altera 公司的邏輯綜合工具 Max+PlusⅡ下經(jīng)過編譯和功能仿真測試后，針對下載芯片進(jìn)行管腳配置，下載到 EPF10K10LC844 芯片中，進(jìn)行相應(yīng)的硬件調(diào)試，調(diào)試結(jié)果與軟件仿真的結(jié)果相吻合，驗(yàn)證了設(shè)計(jì)完成了預(yù)定功能 [13]。 (1) 時(shí)基分頻模塊的仿真（如圖 4 示） 圖 4 基分頻模塊的仿真 分析： CLK 為時(shí)鐘信號的輸入 ， CO 為分頻輸出信號。 ② BCD 七段譯碼器 LIBRARY IEEE。 OUTBCD:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)。 9 S_1MS:IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 ENTITY COUNT IS ……………………………… ……………………………… END ART。 USE 。 COUNT10:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 時(shí)模塊 計(jì)時(shí)模塊執(zhí)行計(jì)時(shí)功能，計(jì)時(shí)方法和計(jì)算機(jī)一樣是對標(biāo)準(zhǔn)時(shí)鐘脈沖計(jì)數(shù) [9]。139。 USE 。 THEN asstart=not asstart。 else count=count+1。 startstop,clks :out std_logic)。各模塊實(shí)現(xiàn)秒表不同的功能 [7] 。計(jì)時(shí)控制器的輸入信號是啟動，暫停和清零。通常 VHDL 文件保存為 .vhd 文件， Verilog 文件保存為 .v 文件 (2) 功能仿真： 將文件調(diào)入 HDL 仿真軟件進(jìn)行功能仿真，檢查邏輯功能是否正確（也叫前仿真，對簡單的設(shè)計(jì)可以跳過這一步，只在布線完成以后，進(jìn)行時(shí)序仿真） (3) 邏輯綜合： 將源文件調(diào)入邏輯綜合軟件進(jìn)行綜 合
法律信息相關(guān)推薦
鄂ICP備17016276號-1