[工學(xué)]多核處理器的產(chǎn)生原因及現(xiàn)狀(存儲(chǔ)版)
【正文】 很難維持?！ ?．符合Pollack規(guī)則 按照Pollack規(guī)則，處理器性能的提升與其復(fù)雜性的平方根成正比。多核處理器通過(guò)處理器IP等的復(fù)用，可以極大降低設(shè)計(jì)的成本。為此，研究人員提出了兩種新型體系結(jié)構(gòu): 單芯片多處理器(CMP)與同時(shí)多線程處理器(Simultaneous Multithreading，SMT)，這兩種體系結(jié)構(gòu)可以充分利用這些應(yīng)用的指令級(jí)并行性和線程級(jí)并行性，從而顯著提高了這些應(yīng)用的性能。由于CMP采用了相對(duì)簡(jiǎn)單的微處理器作為處理器核心，使得CMP具有高主頻、設(shè)計(jì)和驗(yàn)證周期短、控制邏輯簡(jiǎn)單、擴(kuò)展性好、易于實(shí)現(xiàn)、功耗低、通信延遲低等優(yōu)點(diǎn)。但真正的“雙核元年”，則被認(rèn)為是2006年。2008年09月，英特爾終于按計(jì)劃發(fā)布了集成6核的Xeon（至強(qiáng)）7400處理器。 英特爾于 2007 年初煅制出了內(nèi)含 80 內(nèi)核的可編程處理器，它提供了足以與超級(jí)計(jì)算機(jī)匹敵的強(qiáng)勁性能，且功耗僅 62 瓦，較大多數(shù)家用電器更低。處理器采用LGA1366針腳設(shè)計(jì)，支持第二代超線程技術(shù)，也就是處理器能以八線程運(yùn)行。英特爾發(fā)布了功耗僅為50瓦的低電壓版四核至強(qiáng)處理器。2005年4月，英特爾推出簡(jiǎn)單封裝雙核的奔騰D和奔騰四至尊版840?？傊?，單芯片多處理器通過(guò)在一個(gè)芯片上集成多個(gè)微處理器核心來(lái)提高程序的并行性。VLIW結(jié)構(gòu)使用多個(gè)相同功能部件執(zhí)行一條超長(zhǎng)的指令，但也有兩大問(wèn)題：編譯技術(shù)支持和二進(jìn)制兼容問(wèn)題。在滿足性能要求的基礎(chǔ)上，多核處理器通過(guò)關(guān)閉（或降頻）內(nèi)核等低功耗技術(shù)，可以有效地降低能耗。線延遲已經(jīng)超過(guò)門延遲，成為限制電路性能提高的主要因素。這兩個(gè)因素是相互影響，相互促進(jìn)的。在采用同樣的微架構(gòu)的情況下，為了達(dá)到處理器IPC的目的，我們可以采用多核的方法，同時(shí)有效地控制功耗的急劇上升?！ √幚砥餍阅?= 主頻 x IPC從上面的公式可以看出，衡量處理器性能的主要指標(biāo)是每個(gè)時(shí)鐘周期內(nèi)可以執(zhí)行的指令數(shù)(IPC: Instruction Per Clock)和處理器的主頻。多核技術(shù)的開發(fā)源于工程
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1