第2章微處理器(存儲版)
【正文】 令系統(tǒng)為文本處理提供了一組強有力的指令 （ 字符串處理指令 ） ， 對一系列含有字母數(shù)字代碼的字節(jié) （ 也稱字符串 ） 進行處理 ， 例如傳送 、 比較 、 查找 、 插入 、 刪除等 ， 字符串指令為這些處理提供了很大方便 。 。定義數(shù)據(jù)段 DATA_SEG SEGMENT PARA PUBLIC 39。CODE39。 。 NetBurst微架構是 Pentinum 4處理器的基石。 目前， Intel同時推出了 Pentium 4以及 Intel第一個從 IA32到 IA64架構轉換的產品 Itanium。 第 2章 微處理器 表 27顯示的就是 x8664架構中的模式結構圖 ， 并標示了適用情況 ?？梢娖淦髽I(yè)級應用是相當廣泛的。這就是 Pentium IV（ P4）。定義變量 DATA_SEG ENDS 第 2章 微處理器 。 。 第 2章 微處理器 2．匯編語言基本語法 （ 1） ASM86的字符集 （ 2）關鍵字 （ 3）語句 （ 4）表達式 （ 5）指令性語句中的操作數(shù) 第 2章 微處理器 3．匯編語言程序結構 匯編語言源程序是由語句序列組成的 ， 語句序列應包括： 數(shù)據(jù) （ 程序要處理的對象 ） ； 處理數(shù)據(jù)的實體； 承上啟下的記錄 。 返回本節(jié) 第 2章 微處理器 8086的指令系統(tǒng) 1． 數(shù)據(jù)傳送類 2． 算術運算類 3． 邏輯運算與移位指令 4． 字符串處理 5． 控制轉移指令 6． 處理器控制指令 第 2章 微處理器 1．數(shù)據(jù)傳送類 （ 1） 通用數(shù)據(jù)傳送指令 這種指令共 5條，如表 24所示。如圖 218所示 位移量當前I P 值操作碼指令＋ E A （有效轉移地址）第 2章 微處理器 （ 2）段內間接方式 這種方式也是在段內 ， 其轉移的目標地址是寄存器或存儲單元的內容 ， 即以寄存器或存儲器單元內容來更新 IP的內容 ， 所以是絕對偏移量 ， 注意和段內直接方式的相對偏移量的區(qū)別 。 如圖217所示 。 如圖 216所示 。 如圖 215所示 。 4000H3 4 H 2 5 HAX D S 4 0 0 0 0 H＋0100H25H 4000H 56HAX D S 4000 0H＋2020H操作碼操作碼00H20H56H 每個段的起始地址稱段的基址 ，段基址必須是能被 16整除的那些地址 ， 即 20位的段基址的低四位應當是 0000。 圖 24 8086CPU最大工作模式下的典型配置 第 2章 微處理器 第 2章 微處理器 3． 8086CPU的引腳信號 8086CPU采用雙列直插式的封裝形式 ， 具有 40條引腳 ， 見圖 25。 當指令隊列已滿 ， 而且 EU對 BIU又無總線訪問請求時 ， BIU便進入空閑狀態(tài) 。中央處理器 CPU的英文全稱是Central Processing Unit。第 2章 微處理器 第 2章 微處理器 2 返回本章首頁 第 2章 微處理器 微處理器概述 CPU的基本概念和組成 CPU主要技術參數(shù) CPU主流技術術語淺析 返回本章首頁 第 2章 微處理器 CPU的基本概念和組成 微處理器（ Micro Processing Unit）， 即微型化的中央處理器。 而同時 EU從指令隊列取出一條指令 ， 并用幾個時鐘周期去分析 、執(zhí)行指令 。 MX第 2章 微處理器 圖 23 8086CPU最小模式下的典型配置 第 2章 微處理器 2．最大工作模式 由圖 24可知，最大模式配置和最小模式配置有一個主要的差別： 最大模式下多了8288總線控制器。 圖 28 邏輯地址與物理地址的關系 第 2章 微處理器 4． 8086存儲器 20位物理地址的形成 在存儲段劃分時 ， 段內地址是連續(xù)的 ， 段與段之間是相互獨立的 。 如圖 213所示 。 如圖 214所示 。 如果使用 BP，則隱含地表示操作數(shù)存放在堆棧段中 。 傳送數(shù)據(jù)段中的一個字 。E A ＝2 0 0 0 H + 0 6 H = 2 0 0 6 H52020H 5 0 0 0 0 H EA0006H S I ＋第 2章 微處理器 （ 7）相對基址變址尋址方式 例如： MOV AH，[BX+DI+1234H] ；BX的內容加上 DI的內容再加上位移量1234H作為操作數(shù)的有
教學課件相關推薦
鄂ICP備17016276號-1