【正文】 定時間間隔截取一段，并將所截取的信號振幅轉(zhuǎn)換成由一組二進制序列表示的離散序列，即數(shù)字音頻序列。 斷點工具 :包括硬件斷點、數(shù)據(jù)空間讀瀉斷點，條件斷點等 。在這種情況下，系統(tǒng)的調(diào)試相當(dāng)麻煩，極大地影響了軟件開發(fā)效率。 (IV)硬件仿真器 (Emulator) 硬件仿真器是基于邊界掃描的系統(tǒng)仿真技術(shù)。 DSK 包括一個基于TMS320DSP 的電路板、相應(yīng)的代碼產(chǎn)生工具和調(diào)試器。 （ I） 軟仿真器 (Simulator) 軟仿真器 是一種模擬 DSP 芯片各種功能并在非實時條件下進行軟件調(diào)試的調(diào)試工具。鏈接器完成以下功能 : 定義一個與目標(biāo)系統(tǒng)存儲器一致的存儲模塊 。 根據(jù)要求產(chǎn)生源程序列表文件，并提供對源程序列表文件的控制 。 （ 2） 完成線輸入、傳聲器輸入； （ 3） 完成線輸出、傳聲器輸出。為了使音頻解碼器能夠正常工作并產(chǎn)生預(yù)期的音頻效果，必須對相應(yīng)的寄存器配置。如果沒有外部阻抗，默認的增益是 5 MODE 串行接口模式。電壓范圍從 ～ HPGND 模擬揚聲器放大器接地 HPVDD 模擬揚聲器放大器電源。在音頻主模式， AIC23 產(chǎn)生信號并將其發(fā)送給 DSP芯片。 TLV320AIC23 的模／數(shù)轉(zhuǎn)換器 (ADC)和數(shù)，模轉(zhuǎn)換器 (DAC)集成在芯片內(nèi)部．采用先進的 Σ△ 過采樣技術(shù)．可以在 8kHz 至 96kHz 的采樣率下提供 16bit、 20bit、 24bit 和 32bit 的采樣數(shù)據(jù)。 (11） JTAG ?JTAG(Joint Test Action Group)聯(lián)合測試行動小組 。實際上， GPIO 作為與其他設(shè)備進行數(shù)據(jù)交換的通道，也是非常有用的。最高通信速率可以達到 1Mbps。每個事件管理器模塊包括：定時器、比較器、捕捉單元、 PWM 邏輯電路、正交編碼脈沖電路以及中斷邏輯電路等。 特征 F2810 F2812 SRAM（ 16 位 /字） 18K 18K 片內(nèi) Flash（ 16 位 /字） 64K 128K 片內(nèi) Flash/SRAM 的密鑰 有 有 BootROM 有 有 掩膜 ROM 有 有 外部存儲器接口 無 無 事件管理器 A和 B（ EVA 和 EVB） EVA、 EVB EVA、 EVB 通用定時器 4 4 比較寄存器 /脈寬限制 16 16 捕獲 /正交解碼脈沖電路 6/2 6/2 看門狗定時器 有 有 12 位的 ADC 有 有 通道數(shù) 16 16 32 位的 CPU 定時器 3 3 串行外圍接口 有 有 串行通信接口（ SCI） A 和 B SCIA、 SCIB SCIA、 SCIB 控制器局域網(wǎng)絡(luò) 有 有 多通 道緩沖串行接口 有 有 數(shù)字輸入 /輸出引腳 (共享 ) 有 有 外部中斷源 3 3 供電電壓 核心電壓 I/O 電壓 核心電壓 I/O 電壓 封裝 128 針 PBK 179 針 GHH， 176 針 PGF 溫度選擇： A： 40℃～ +85℃ B ： 40 ℃～ +125℃ PBK 僅適用于TMS PGF 和 GHB 僅適用于TMS 產(chǎn)品狀況 產(chǎn)品預(yù)覽（ PP） 高級 信息 （ AI） AI （ TMP） AI （ TMP） 產(chǎn)品數(shù)據(jù)（ PD） 代碼保護的模塊 圖 11 C28x 功能框圖 注 ： + 器件上提供 96 個中斷， 45 個可用； + XINTF 在 F2810 上不可用 。DMA 控制器 。 (5)特殊的指令集 為了更好地滿足數(shù)字信號處理算法的需要，不同系列的 DSP 芯片都具備一些特殊的 DSP 指令，以完成一些專門的運算。 DSP 處理器可以在一個機器周期內(nèi)從程序存儲器取 1 條指令、從數(shù)據(jù)存儲器讀 2 個操作數(shù)或向數(shù)據(jù)存儲器寫 1 個操作數(shù)，提高了 DSP 的運行速度。在流水線操作中，一個任務(wù)被分解為若干個子任務(wù)。諾依曼結(jié)構(gòu)則是將指令、數(shù)據(jù)、地址存儲在同一存儲器空間中，統(tǒng)一編址，依靠指令計數(shù)器提供的地址來區(qū)分是指令、數(shù)據(jù)，還是地址。 與通用微處理器相比， DSP 芯片的其他通用功能相對較弱些。根據(jù)數(shù)字信號處理的要求， DSP 芯片一般具有一下主要特點 : (1)在一個指令周期內(nèi)可以完成一次乘法和一次加法。 （ 2） 在通用計算機系統(tǒng)中加上專用的加速處理機實現(xiàn)。 DSP 芯片的輸入是 A/D 轉(zhuǎn)換后得到的以抽樣形式表示的數(shù)字信號， DSP 芯片對輸入的數(shù)字信號進行某種形式的處理，如進行一系列的累加操作（ MAC） 。全文分為 三 章，第一章概述語音壓縮編 解 碼的發(fā)展進程、趨勢 以及課題的主要研究內(nèi)容及意義。為了減少存儲量和傳輸速率，需要對語音信號進行編碼壓縮，因而對語音編碼技術(shù)的研究和開發(fā)受到越來越多研究人員的重視。 在語音編碼算法開發(fā)的同時，數(shù)字信號處理芯片技術(shù)也有很顯著的進展。然而，這是一個很復(fù)雜的問題，它受多種因素的限制，例如 :語音信號所包含的信息內(nèi)容。參數(shù)編碼的原理和設(shè)計思想和波形編碼完全不同。語音編碼的目的，是在給定的編碼速率下，使得從解碼恢復(fù)出的重構(gòu)語音的質(zhì)量盡可能高。 在中國，語音和語言處理技術(shù)的研發(fā)略晚于國外?；旌暇幋a器在 4kbps 一 16kbps 的數(shù)碼率上能夠得到高質(zhì)量的合成語音。最近，對于波形編碼器又提出了一些新技術(shù)，例如后濾波器、改進激勵程序等，使得語音質(zhì)量有比較大的提高。語音壓縮編碼的發(fā)展經(jīng)歷了以下幾個階段 :波形編碼、參量編碼及二者相結(jié)合的混合編碼。 theories of criterion arithmetic are analyzed: design of hardware and software speech coding， system based on TMS320f2812。在著重分析和研究了 標(biāo)準的算法原理的基礎(chǔ)上，詳細說明了基于高性能 DSP(TMS320F2812)的語音壓縮編解碼系統(tǒng)的實現(xiàn)方法，并針對算法的實時實現(xiàn)出現(xiàn)的運算量大的問題，提出了算法實現(xiàn)的代碼優(yōu)化方法。本文首先簡要的介紹了語音壓縮編碼算法的發(fā)展進程，以及發(fā)展趨勢。 Whole paper summarizes the classification、 standard and tendency of Speech coding 。從 最初的 64kbps 的標(biāo)準 PCM 波形編碼器到現(xiàn)在 4kbps 以下的參量編碼的聲碼器，語音壓縮編碼在幾十年里得到迅速發(fā)展。典型的波形編碼器是速率為32kbPs 的自適應(yīng)差分脈沖編碼 ITUT (ADPCMAdaptive difference PCM)和子帶編碼 CCI 竹 .G722(SBCSub band coding)等?；旌暇幋a克服了參數(shù)編碼激勵形式過于簡單的缺點，成功地將波形編碼和參數(shù)編碼兩者的優(yōu)點結(jié)合起來，既利用了語音產(chǎn)生模型，通過對模型參數(shù)進行編碼，減少被編碼對象的動態(tài)范圍和數(shù)據(jù)量，又使編碼過程產(chǎn)生接近原始語音波形的合成語音，以保留說話人的各種自然特征，提高了語音質(zhì)量。至今出現(xiàn)了許多基于 MBE 的改進的算法，這些算法統(tǒng)稱為增強 MBE 即 IMBE(Improved MBE)。在接收端，語音幀先被解碼為采樣值，然后再轉(zhuǎn)換成語音波形。著名的波形編碼標(biāo)準有 （ 64kbps PCM 編碼調(diào)制）和 （ 16/24/32 kbps ADPCM 自適應(yīng)差分脈沖編碼調(diào)制）。 在保證語音質(zhì)量 的前提下，進一步降低比特率，仍然是語音編碼研究的主要焦點。因此，工作的重心可能指向可變速率編碼，隨著這些編碼器應(yīng)用數(shù)目的增加，可變速率的語音編碼研究也會明顯加強。 課題的研究目的及論文的主要內(nèi)容 隨著信息技術(shù)的發(fā)展，人們對帶寬有限的無限通信、信道價格昂貴的衛(wèi)星通 信和軍用保密通信的需求不斷增加，各種與語音應(yīng)用服務(wù)相關(guān)的新業(yè)務(wù)不斷涌現(xiàn)，要求語音數(shù)據(jù)能被靈活處理、存儲、轉(zhuǎn)發(fā)和傳送。通過將優(yōu)化后的算法加載到TMS320F2812 中， 進行仿真，分析算法的壓縮性能。根據(jù)奈奎斯特抽樣定理，對低通模擬信號，為保持信息的不丟失，抽樣頻率至少必須是輸入帶限信號最高頻率的兩倍。 數(shù)字信號處理的實現(xiàn)方法 一般有以下幾種： （ 1）在通用的計算機（ 如 PC） 上用軟件（如 C 語言）實現(xiàn)。 DSP 的 芯片介紹 DSP 芯片 ,即數(shù)字信號處理芯片，也稱數(shù)字信 號處理器，是一種特別適合于進行數(shù)字信號處理運算的微處理器，其主要應(yīng)用 是實時快速的實現(xiàn)各種數(shù)字信號處理算法。 （ 8）支持流水線操作，取址、譯碼和執(zhí)行等操作 可以并行執(zhí)行。而馮流水線操作是將各指令的各個步驟重疊起來執(zhí)行，而不必一條指令完成后，才開始執(zhí)行下一條指令。 C54x 內(nèi)部 有 P、 C、 D 和 E 四種總線，每種總線又包括地址總線和數(shù)據(jù)總線。此外， DSP 的多處理單 元結(jié)構(gòu)還可以利用硬件來實現(xiàn)一些特殊的算法，如 FFT 位倒序?qū)ぶ泛腿∧＿\算等。串行口 。有外部存儲器接口，而 F2810僅有 64K*16 位的片內(nèi) Flash 存儲器，且無外部存儲器接口。 C281xCPU+JTAG SARAM 存儲器接口 邏輯I/F Flash ROM (最多 128K 16 位 ) P 總線接口 SCI CAN Mcbsp WD ADC 控制 中斷復(fù)位等 I/O寄存器 SPI EVENT管理器EVB 和EVA ADC （ 1） 事件管理器 在 C281x 數(shù)字信號處理器上有兩個事件管理器， EVA 和 EVB，是數(shù)字電機控制應(yīng)用使用的非常重要的外設(shè)，能夠?qū)崿F(xiàn)機電設(shè)備控制的多種必要的功能。它有 32 個可配置的接收 /發(fā)送郵箱，支持消息的定時郵遞功能。 （ 6） 通用目的數(shù)字量 I/O 在 C281x 處理器有限的引腳當(dāng)中，相當(dāng)一部分都是特殊功能引腳和 GPIO 引腳公用的。因此，CPU 能夠相當(dāng)快地響應(yīng)外設(shè)產(chǎn)生的中斷。輸入和輸出都具有可編程的增益調(diào)節(jié)功能。電壓水平是額 定 BCLK I2S 串行位時鐘。對于兩線控制模式，該輸入定義了器件地址位的第 7位 DIN 對于 sigmadelta 立體聲 DAC,I^2C 格式的串行數(shù)據(jù)輸入 DGND 數(shù)字地 DOUT 從 sigmadelta 立體聲 DAC,I^2C 格式的串行數(shù)據(jù)輸出 DVDD 數(shù)字電源輸入。電壓水平是額定AVDD 的 3/4 MICIN 對使用駐極體傳聲器偏差調(diào)整緩沖的放大器的輸入。實際最終的音頻輸出時模擬音頻、經(jīng) D/A 轉(zhuǎn)換的音頻 和傳聲器輸入 3 個的疊加，當(dāng)然也可以通過軟件編程實現(xiàn)對音頻輸出的控制。 音頻處理模塊的主要功能有： （ 1） 完成音頻信號的初步處理，并與 DSP 芯片進行數(shù)據(jù)通信。匯編采用兩遍掃描式完成以下功能 : 處理匯編語言源文件的源語句，產(chǎn)生一個可重新定位的目標(biāo)文件 。鏈接器的輸人是可重新 定位的 COFF 目標(biāo)文件和目標(biāo)庫文件，它也可以接受來自文檔管理器中的目標(biāo)文件以及鏈接以前運行時所產(chǎn)生的輸出模塊。常用的調(diào)試工具主要有以下幾種。非常適合于初次接觸 DSP 的人員熟悉和掌握 DSP，及在系統(tǒng)設(shè)計階段評估 DSP 的性能。 EVM 的缺點是卡上的資源有限，且資源不容易擴展。通常，這些工具都是分開使 用的，使得他們之間不能共享數(shù)據(jù)，而要求開發(fā)人員不斷地進行切換。 集成代碼生成工具 :包括匯編器、優(yōu)化 C 編譯器和連接器等 基本調(diào)試工具 :如裝人執(zhí)行代碼，查看寄存器、存儲器、反匯編等，并支