可程式邏輯裝置簡介(存儲版)
【正文】 維持著該狀態(tài)，直到數(shù)年後充電狀態(tài)才會消退消失，而透過對各記憶晶格的充電有無就能夠 儲存 0、 1的組態(tài)配置。antifuses（ 矽 反熔絲）SRAM（靜態(tài)隨機(jī)存取記憶體）EPROMAltera公司 的 Flex系列 FPGA： EF10K20RC2404，該晶片 內(nèi) 有 20,000個 Cell（邏輯晶格）可供組態(tài)配置。Flop， 處也稱：觸發(fā)器）的功能。不過，各家獨(dú)創(chuàng)、專屬的作法也正逐漸消失、去除中，並朝共通標(biāo)準(zhǔn)、一致的方向發(fā)展，如 IEEECMOS早期的可程式邏輯主條目： 可程式陣列邏輯MMI公司 於 1978年 推出的 PAL，稱為 PAL16R6，具有 20pin接 腳 、引腳 ，採行 DIP封裝 。第一個在商業(yè)化市場運(yùn)用的 PLD，是由 Monolithic記憶體公司 （ MonolithicROM）、 EPROM（ ultravioletErasable個可用的有效函式。且就理論而言一顆 ROM晶片 內(nèi) 可以放置 n在 PLD還未被發(fā)明前，已有人將 唯讀記憶體 （ ROM）晶片以 PLD的概念來運(yùn)用，用 ROM晶片來充當(dāng)一些輸入性的 組合邏輯 （binatorial 可程式邏輯裝置 （ 英語 ： ProgrammablePLD）是一種電子零件、電子組件，簡而言之也是一種 積體電路 、 晶片 。m現(xiàn)在我們運(yùn)用一下想像，輸入部分不再是個 個邏輯信號。組相互無關(guān)的獨(dú)立邏輯電路，每組電路的 產(chǎn) 生、形成，則取決於由 PROM）等也都可以用此種方式進(jìn)行邏輯規(guī)劃、程式化，而且不需要特殊的軟硬體，只要用標(biāo)準(zhǔn)的 PROM燒錄器即可實(shí)現(xiàn)程式化。Array以 PAL（可程式陣列邏輯）為基礎(chǔ)的接續(xù)創(chuàng)新是 GAL（ Generic Array Logic，通用陣列邏輯），此是由 萊迪思半導(dǎo)體 （ en:Lattice至於 CPLD的程式燒錄方式，雖然有些 CPLD可以用 PAL的燒錄器來進(jìn)行燒錄，但這種燒錄方式對經(jīng)常有數(shù)百隻接腳的 CPLD來說並不方便。7000系列 CPLD： EPM7128SLC847，該 CPLD內(nèi) 有 2,500邏輯閘可供組態(tài)配置。（言下之意是：不應(yīng)當(dāng)以這種艱澀難懂的工程用詞來做為晶片產(chǎn)品的推行名稱）FPGA通常也可以在 焊 接後再進(jìn)行程式燒錄、變更的工作，此在某種程度與大型的 CPLD相似。例如：有些微處理器內(nèi)除了一些固定性功效的電路外，其他部分的電路則可以依據(jù)微處理器所執(zhí)行的程式碼而改變其功效。cells（ EPROM或 EEPROM的記憶晶格）Flash圖為世界上第一顆 EPROM： 1702，由 英特爾 （ Intel）公司於 1971年 提出。PLD的程式語言有關(guān)之前所談到的「 PAL」，若要以手工的方式來產(chǎn)生 JEDEC檔實(shí)是過於複雜，所以多半改用電腦程式（也稱：計算機(jī)程式）來產(chǎn)生，這種程式（程式）稱為「邏輯編譯器， logicMacrocell，簡稱： OLMC）的設(shè)計，使邏輯輸出有更多的控制方式，使 GAL比 PAL更方便用在與 序向邏輯電路 的搭配上。Array）發(fā)展，之後才有 PAL， ROM、 PLA、 PAL三者的主要差別是：ROM僅在輸出的 OR（或）陣列可進(jìn)行組態(tài)配置的規(guī)劃，而 PAL僅能在輸入的 AND（與）陣列進(jìn)行規(guī)劃，而 PLA兩者皆可。HDL）。此外，若是用 EPROM方式進(jìn)行儲存，且為了能
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1