出租車(chē)計(jì)費(fèi)器設(shè)計(jì)(存儲(chǔ)版)
【正文】 的功能；更加了解和加深了對(duì)編制和調(diào)試程序的技巧，進(jìn)一步提高了上機(jī)動(dòng)手能力，培養(yǎng)了使用設(shè)計(jì)綜合電路的能力，養(yǎng)成了提供文檔資料的習(xí)慣和規(guī)范編程的思想。 rst:in std_logic。signal k0,k1,m0,m1:std_logic_vector(3 downto 0)。m1=0000。 then if wait_signal=39。 if m1=0101then m1=0000。 end if。 end process。039。mile_clk=39。U4:process(rst,start,mile_clk) 里程計(jì)數(shù)variable k :integer range 0 to 13。039。 if k=11 then k:=0。 end if。139。c3=0000。 c3=0000。 else c3=c3+39。 end if。 min0=m0。end。 km0=k0。 else c1=c1+39。 if c2=1001then c2=0000。c1=0110。c1=0000。139。 else k0=k0+39。139。039。 end if。 then sec1=sec1+1。039。 end if。 end if。 if m=15 then m:=0。event and clk=39。 then en1=0。signal sec,sec1,en1:integer range 0 to 59。 start:in std_logic。 在這一周里我再次增強(qiáng)了對(duì)VHDL語(yǔ)言的基本知識(shí)，熟悉利用VHDL語(yǔ)言對(duì)常用的的組合邏輯電路和時(shí)序邏輯電路編程，把編程和實(shí)際結(jié)合起來(lái)。二、該設(shè)計(jì)智能化水平較低，啟動(dòng)、等待、復(fù)位等信號(hào)需要人為輸入，若在實(shí)際中出現(xiàn)操作偏差，會(huì)導(dǎo)致計(jì)費(fèi)不準(zhǔn)確。 參數(shù)設(shè)置如下圖所示：圖8參數(shù)設(shè)置仿真圖其中：clk為100ns，rst=0，start=1。其中，實(shí)體是一個(gè)VHDL程序的基本單元，由實(shí)體說(shuō)明和結(jié)構(gòu)體兩部分組成，實(shí)體說(shuō)明用于描述設(shè)計(jì)系統(tǒng)的外部接口信號(hào)；結(jié)構(gòu)體用于描述系統(tǒng)的行為，系統(tǒng)數(shù)據(jù)的流程或系統(tǒng)組織結(jié)構(gòu)形式?！ HDL的英文全寫(xiě)是：VHSIC（Very High Speed Integrated Circuit）Hardware Descriptiong 。 VHDL語(yǔ)言介紹電子設(shè)計(jì)自動(dòng)化（EDA）的關(guān)鍵技術(shù)之一是要求用形式化方法來(lái)描述數(shù)字系統(tǒng)的硬件電路。也就是說(shuō)，綜合器是軟件描述與硬件實(shí)現(xiàn)的一座橋梁。目前EDA技術(shù)已在各大公司、企事業(yè)單位和科研教學(xué)部門(mén)廣泛使用。行駛過(guò)程的計(jì)費(fèi)有里程計(jì)費(fèi)和等待計(jì)費(fèi)，總的費(fèi)用即兩者之和。 設(shè)計(jì)思路 輸入1個(gè)時(shí)鐘脈沖，經(jīng)過(guò)類似分頻之后分別用來(lái)模擬時(shí)間和路程。計(jì)費(fèi)模塊：該模塊是基于等待時(shí)間模塊和路程模塊對(duì)費(fèi)用進(jìn)行控制的。目錄引言 11總體設(shè)計(jì) 2 設(shè)計(jì)要求如下： 2 設(shè)計(jì)思路 2 2 32 應(yīng)用工具介紹 4 EDA技術(shù)介紹 4 VHDL語(yǔ)言介紹 5 63 系統(tǒng)仿真 8總結(jié)及體會(huì) 12參考文獻(xiàn) 13附錄 14 引言隨著我國(guó)經(jīng)濟(jì)社會(huì)的全面發(fā)展，各大中小城市的出租車(chē)營(yíng)運(yùn)事業(yè)發(fā)展迅速，出租車(chē)已經(jīng)成為人們?nèi)粘３鲂羞x擇較為普通的交通工具。路程模塊：該模塊是對(duì)車(chē)輛行駛路程進(jìn)行計(jì)數(shù)，以1Hz時(shí)鐘為基礎(chǔ)，檢測(cè)行程脈沖，路程模塊中有內(nèi)部變量來(lái)判斷路程，當(dāng)大于3公里時(shí)，分別有相應(yīng)的使能信號(hào)對(duì)此作出記錄，最大路程顯示為99公里。計(jì)價(jià)范圍為0—。如果Wait signal鍵為0，說(shuō)明此時(shí)處于行駛狀態(tài)，則按行駛計(jì)費(fèi)。包括在機(jī)械、電子、通信、航空航天、化工、礦產(chǎn)、生物、醫(yī)學(xué)、軍事等各個(gè)領(lǐng)域，都有EDA的應(yīng)用。綜合器的功能就是將設(shè)計(jì)者在EDA平臺(tái)上完成的針對(duì)某個(gè)系統(tǒng)項(xiàng)目的HDL、原理圖或狀態(tài)圖形描述，針對(duì)給定的硬件系統(tǒng)組件，進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得我們欲實(shí)現(xiàn)功能的描述文件。EDA水平不斷提高，設(shè)計(jì)工具趨于完美的地步。目前，大多數(shù)的CAD廠商出品的EDA軟件都兼容了這種標(biāo)準(zhǔn)。一個(gè)完整的VHDL程序包括以下幾個(gè)基本組成部分：實(shí)體（Entity），結(jié)構(gòu)
范文總結(jié)相關(guān)推薦
鄂ICP備17016276號(hào)-1