【正文】 IC_VECTOR(3 DOWNTO 0)。 WHEN 11101011=k_code=0010。 WHEN 10111011=k_code=1010。 END PROCESS。ARCHITECTURE two OF notetabs IS COMPONENT music PORT(address:IN STD_LOGIC_VECTOR(8 DOWNTO 0)。139。USE 。 WHEN0100=tone=10110011000。 WHEN1100=tone=01001111110。附錄F Speakera 音樂符數(shù)控分頻模塊 VHDL其程序如下：LIBRARY IEEE。 ARCHITECTURE six OF speakera IS SIGNAL preclk,fullspks:STD_LOGIC。EVENT AND CLK=39。139。 END IF。139。 END。039。期間，我查閱里很多相關(guān)資料，更進(jìn)一步學(xué)習(xí)了VHDL語言，了解了FPGA芯片的功能和應(yīng)用。24。心得體會(huì)畢業(yè)設(shè)計(jì)是針對(duì)某一理論課程的要求，對(duì)學(xué)生進(jìn)行綜合性實(shí)踐訓(xùn)練的實(shí)踐教學(xué)環(huán)節(jié)，可以提高學(xué)生運(yùn)用課程中所學(xué)的理論知識(shí)與實(shí)踐緊密結(jié)合，獨(dú)立地解決實(shí)際問題的能力。 END。 END IF。 THEN COUNT2:=NOT COUNT2。039。 BEGIN IF PRECLK39。 COUNT4:=0000。 spks:OUT STD_LOGIC)。 END PROCESS。 WHEN1010=tone=01011110110。 WHEN0010=tone=11010100111。附錄D 音樂譜對(duì)應(yīng)分頻預(yù)置數(shù)查表電路Tone_tab1 VHDL程序：LIBRARY IEEE。 ELSIF(clk39。 toneindex:OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。 WHEN OTHERS =k_code=0000。 WHEN 10111110=k_code=1000。 CASE xy IS WHEN 11101110=k_code=0000。附錄B 4X4矩陣式鍵盤Key_encoder VHDL程序:LIBRARY IEEE。SIGNAL SYNTHESIZED_WIRE_2 : STD_LOGIC_VECTOR(3 DOWNTO 0)。 tone : OUT STD_LOGIC_VECTOR(10 DOWNTO 0))。 toneindex : OUT STD_LOGIC_VECTOR(3 DOWNTO 0))。ENTITY spiel IS PORT (clk8hz : IN STD_LOGIC。[4] 劉欲曉 ，方強(qiáng) ，黃宛寧 等編著.《EDA技術(shù)與VHDL電路開發(fā)應(yīng)用實(shí)踐》.[M].北京：電子工業(yè)出版社，20094。對(duì)于本設(shè)計(jì)中的樂曲自動(dòng)演奏部分，采用FPGA設(shè)計(jì)實(shí)現(xiàn)音樂演奏系統(tǒng)具有很強(qiáng)的可行性和可靠性，而且更改樂曲容易，可根據(jù)需要修改ROM中的音符數(shù)據(jù)文件，從而使電路實(shí)現(xiàn)任一曲子的播放。spkout的輸出頻率將決定每一個(gè)音符的音調(diào)，這樣，分頻計(jì)數(shù)器的預(yù)置tone[10..0]與spkout的輸出頻率就有了對(duì)應(yīng)關(guān)系。圖212 Tone_tab1 分頻預(yù)置數(shù)查表模塊的仿真結(jié)果（2）模塊功能分析與調(diào)試Tone_tab1 分頻預(yù)置數(shù)模塊的功能是輸出各個(gè)音符所對(duì)應(yīng)的分頻預(yù)置數(shù)，由上面的仿真波形圖可看到若當(dāng)index是“0000”，tone輸出為0，即休止符的分頻預(yù)置數(shù)；當(dāng)index是“0101”時(shí)， tone輸出為1432即低音4的分頻預(yù)置數(shù)；當(dāng)index是“1111”時(shí)， tone輸出為478即高音1的分頻預(yù)置數(shù)等等其它狀態(tài)時(shí)，tone分別輸出相應(yīng)音符的分頻預(yù)置數(shù)，仿真波形圖證明了程序?qū)崿F(xiàn)了模塊的功能。圖210 4位數(shù)據(jù)寬度的二選一多路選擇器原理圖在該VHDL描述程序中，當(dāng)不按下key時(shí)，相當(dāng)于低電平0，實(shí)現(xiàn)的是按鍵輸入，將k_code輸出到index中。 Speakera 音樂符數(shù)控分頻模塊 VHDL模塊設(shè)計(jì)音階產(chǎn)生電路在獲取上面的音階索引值對(duì)應(yīng)的分頻系數(shù)后，通過可控計(jì)數(shù)器進(jìn)行分頻。(4)打開已定制的ROM文件,將它設(shè)置為工程，并確定目標(biāo)器件，進(jìn)行測(cè)試仿真波形,按照定制步驟對(duì)音符數(shù)據(jù)文件進(jìn)行ROM定制。地址線的寬度主要取決于樂曲的長(zhǎng)度，本例用到了256個(gè)4bit單元，將數(shù)據(jù)線寬度定義為9位。因此采用一個(gè)較為合適的時(shí)鐘頻率12MHz。在NoteTabs中設(shè)置了一個(gè)music模塊，作為音符數(shù)據(jù)ROM的地址發(fā)生器。如圖21模塊NoteTabs類似于音樂播放器；Key_encoder類似于電子琴鍵；Speakera類似于琴弦或音調(diào)發(fā)聲器。圖22 簡(jiǎn)譜中音名與頻率的對(duì)應(yīng)關(guān)系本設(shè)計(jì)以“兩只蝴蝶”為例，最小的節(jié)拍為1/4拍，則只需要提供一個(gè)8Hz的時(shí)鐘頻率即可產(chǎn)生1/4拍的時(shí)長(zhǎng)（），對(duì)于其它占用時(shí)間較長(zhǎng)的節(jié)拍（必為1/4拍的整數(shù)倍）則只需要將該音符連續(xù)輸出相應(yīng)的次數(shù)即可。若基準(zhǔn)頻率過低，則分頻系數(shù)過小，四舍五入取整后的誤差較大。圖21 音樂演奏系統(tǒng)組成圖該主系統(tǒng)由三個(gè)模塊：Spiel頂層文件,Spkout,分頻器,自動(dòng)播放控制，按鍵輸入音樂，二選一選擇器，音階頻率產(chǎn)生電路組成。 FPGA掉電后將丟失原有的邏輯信息，所以在實(shí)用中需要為FPGA芯片配置一個(gè)專用ROM。庫用于存放已編譯的實(shí)體、構(gòu)造體、包集合及配置：一種是用戶自己開發(fā)的工程軟件，另一種是制造商提供的庫。(3)采用平面規(guī)劃技術(shù)對(duì)邏輯綜合和物理版圖設(shè)計(jì)聯(lián)合管理，做到在邏輯設(shè)計(jì)綜合早期階段就考慮到物理設(shè)計(jì)信息的影響。(2)采用硬件描述語言來描述10萬門以上的設(shè)計(jì)，并形成了VHDL和VerilogHDL兩種標(biāo)準(zhǔn)硬件描述語言。包集合存放各設(shè)計(jì)模塊能共享的數(shù)據(jù)類型、常數(shù)、子程序等。由于開發(fā)工具的通用性、設(shè)計(jì)語言的標(biāo)準(zhǔn)化以及設(shè)計(jì)過程幾乎與所用器件的硬件結(jié)構(gòu)沒有關(guān)系，因而設(shè)計(jì)開發(fā)成功的各類邏輯功能塊軟件有很好的兼容性和可移植性。因?yàn)镕PGA預(yù)裝了很多已構(gòu)造好的參數(shù)化庫單元LPM器件，通過引入支持LPM的EDA軟件工具，設(shè)計(jì)者可以設(shè)計(jì)出結(jié)構(gòu)獨(dú)立而且硅片的使用效率非常高的產(chǎn)品。由于各個(gè)音符的頻率多為非整數(shù)，而分頻系數(shù)又不能為小數(shù)，故必須將計(jì)算機(jī)得到的分頻系數(shù)四舍五入取整。下表就是簡(jiǎn)譜中音名與頻率的對(duì)應(yīng)關(guān)系。 音樂演奏電路總體設(shè)計(jì)組成樂曲的每個(gè)音符的發(fā)音頻率值及其持續(xù)的時(shí)間是樂曲能連續(xù)演奏所需的兩個(gè)基本要素，問題是如何來獲取這兩個(gè)要素所對(duì)應(yīng)的數(shù)值以及通過純硬件的手段來利用這些數(shù)值實(shí)現(xiàn)所希望樂曲的演奏效果。當(dāng)一個(gè)8Hz的時(shí)鐘脈沖來到時(shí)，NoteTabs模塊輸出一個(gè)音符數(shù)據(jù)給Tonetab1模塊，Tonetab1模塊輸出此音符相應(yīng)的分頻系數(shù)，將分頻系數(shù)送給Speakera模塊。音階的頻率可以通過高頻時(shí)鐘進(jìn)行分頻得到。ROM內(nèi)存儲(chǔ)的數(shù)據(jù)即各音階的索引值，根據(jù)樂譜轉(zhuǎn)換的需要，16個(gè)索引值即可滿足樂譜編寫的需要，所以設(shè)置了4位數(shù)據(jù)線。(3)通過“browse” 鈕，找到ROM中的加載文件路徑和文件名：注意ROM元件的inclock是地址鎖存時(shí)鐘。當(dāng)index取不同的值時(shí)，tone分別輸出相應(yīng)音符的分頻預(yù)置數(shù)。 4位數(shù)據(jù)寬度的二選一多路選擇器Mux21c VHDL模塊設(shè)計(jì) 為了實(shí)現(xiàn)自動(dòng)音樂播放和按鍵輸入電子琴功能切換，本例設(shè)置了一個(gè)二選一多路選擇器，通過按鍵控制選擇段端按鍵音和存儲(chǔ)音樂的選擇播放。進(jìn)行仿真，仿真結(jié)果如圖212所示。數(shù)控分頻模塊中對(duì)Clk輸入信號(hào)的分頻比由11位預(yù)置數(shù)tone[10..0]決定。本設(shè)計(jì)經(jīng)過了整體分析、模塊化分析、整體與模塊的仿真分析這樣三個(gè)步驟，描述了其工作原理、設(shè)計(jì)思路及實(shí)現(xiàn)方法，實(shí)現(xiàn)了自動(dòng)演奏以及手動(dòng)演奏的功能，并在Qua