【摘要】課程設(shè)計(jì)報(bào)告課題名稱:電子技術(shù)課程設(shè)計(jì)學(xué)生學(xué)號(hào):專業(yè)班級:學(xué)生姓名:指導(dǎo)教師:目錄1一、設(shè)計(jì)目的··············
2025-08-03 23:49
【摘要】課程設(shè)計(jì)報(bào)告數(shù)字鐘設(shè)計(jì)院系電子信息工程學(xué)院專業(yè)電子信息工程班級1姓名馬夢珂學(xué)號(hào):1211431034合肥師范學(xué)院課程設(shè)計(jì)
2025-06-05 11:43
【摘要】畢業(yè)(論文)設(shè)計(jì)基于單片機(jī)的數(shù)字鐘院系:機(jī)電系專業(yè):電子信息工程技術(shù)指導(dǎo)老師:郭江濤姓名:張莉班級:08電信二學(xué)號(hào):0804110243撰寫日期:201
2025-01-18 14:48
【摘要】1目錄一、設(shè)計(jì)目的......................................2二、設(shè)計(jì)任務(wù)及要求............................2三、設(shè)計(jì)方案......................................3四、數(shù)字鐘組成框圖.................
2024-11-17 22:05
【摘要】基于單片機(jī)的數(shù)字鐘設(shè)計(jì)Thedesignofdigitalclockbasedonsignal-chipputer摘要基于單片機(jī)的定時(shí)和控制裝置在許多行業(yè)有著廣泛的應(yīng)用,而數(shù)字鐘是其中最基本的,也是最具有代表性的一個(gè)例子。在基于單片機(jī)系統(tǒng)的數(shù)字鐘電路中,除了基本的單片機(jī)系統(tǒng)和外圍電路外,還需要外部的控制和顯示裝置。本電路主要以單片機(jī)AT89S5
2025-06-27 19:37
【摘要】VHDL語言實(shí)現(xiàn)數(shù)字電子鐘的設(shè)計(jì)湖北文理學(xué)院理工學(xué)院[摘要]:隨著基于PLD的EDA技術(shù)的發(fā)展和應(yīng)用領(lǐng)域的擴(kuò)大與深入,EDA技術(shù)在電子信息、通信、自動(dòng)控制及計(jì)算機(jī)應(yīng)用等領(lǐng)域的重要性日益突出。本文詳細(xì)介紹EDA課程設(shè)計(jì)任務(wù)——數(shù)字鐘的設(shè)計(jì)的詳細(xì)設(shè)計(jì)過程及結(jié)果,并總結(jié)出心得體會(huì)?!。坳P(guān)鍵字]:EDA技術(shù);VHDL語言;數(shù)字鐘 EDA技術(shù)作為現(xiàn)代電子設(shè)計(jì)技術(shù)的核心,它依賴強(qiáng)大的計(jì)
2025-01-16 13:05
【摘要】電子電路課程設(shè)計(jì)說明書同濟(jì)大學(xué)機(jī)械工程學(xué)院課程設(shè)計(jì)指導(dǎo)老師:易延趙亞輝姓名:學(xué)號(hào):班級:機(jī)械目錄1、設(shè)計(jì)目的………………………………………………………32、設(shè)計(jì)任務(wù)與要求………………………………………………3、設(shè)計(jì)任務(wù)………………………………………………………3、基本
2025-06-23 23:01
【摘要】EDA課程實(shí)踐報(bào)告基于FPGA的數(shù)字鐘設(shè)計(jì)(VerilogHDL語言實(shí)現(xiàn))專業(yè):電子信息工程指導(dǎo)老師:丁電寬小組成員:II基于FPGA的數(shù)字鐘設(shè)計(jì)摘要
2024-11-08 06:25
2025-06-25 14:07
【摘要】目錄摘要 1第一章緒論 1當(dāng)前的數(shù)字鐘解決方案 1課題研究的主要內(nèi)容 1本設(shè)計(jì)的目的和意義 1本文的主要內(nèi)容 1第二章總體方案設(shè)計(jì) 3總體功能分析 3LED驅(qū)動(dòng)方案選擇 3靜態(tài)顯示驅(qū)動(dòng) 4 5按鍵檢測方案選擇 6查詢方式讀取按鍵值 6中斷方式讀取按鍵值 6電源方案選擇 6主要器件的選型 7
2025-06-27 19:39
【摘要】1安徽工業(yè)經(jīng)濟(jì)職業(yè)技術(shù)學(xué)院畢業(yè)論文(設(shè)計(jì))題目:基于EDA數(shù)字鐘的設(shè)計(jì)系別:電子信息技術(shù)系專業(yè):電子信息工程學(xué)號(hào):202154444班級:51044學(xué)生姓名:王忠正指導(dǎo)教師:王俊二〇一二年四月八日
2025-05-07 20:31
【摘要】烏魯木齊職業(yè)大學(xué)畢業(yè)設(shè)計(jì)(論文)烏魯木齊職業(yè)大學(xué)畢業(yè)設(shè)計(jì)(論文)系(院):信息工程學(xué)院專業(yè):電子信息工程班級:1007班學(xué)生
2025-06-07 02:14
【摘要】目錄摘要 11數(shù)字鐘的結(jié)構(gòu)設(shè)計(jì)及方案選擇 1 1 1 1 12數(shù)字鐘單元電路的設(shè)計(jì) 1 1 1 1用74LS390構(gòu)成秒和分計(jì)數(shù)器電路 1 1時(shí)間計(jì)數(shù)單元總電路 1 1校時(shí)單元電路設(shè)計(jì) 1...................................................13數(shù)字鐘
2025-06-30 03:41
【摘要】基于FPGA的多功能數(shù)字鐘設(shè)計(jì)摘要本設(shè)計(jì)為一個(gè)多功能的數(shù)字鐘,具有時(shí)、分計(jì)數(shù)顯示功能,以24小時(shí)循環(huán)計(jì)數(shù);具有校對功能以及整點(diǎn)報(bào)時(shí)功能。本設(shè)計(jì)采用EDA技術(shù),以硬件描述語言VHDL為系統(tǒng)邏輯描述手段設(shè)計(jì)文件,在QuartusII工具軟件環(huán)境下,采用自頂向下的設(shè)計(jì)方法,由各個(gè)基本模塊共同構(gòu)建了一個(gè)基于FPGA的數(shù)字鐘。系統(tǒng)主芯片采用EP1C3T144C8N,由時(shí)鐘
2025-06-18 15:39
【摘要】目錄內(nèi)容摘要........................................................................................................................1關(guān)鍵詞...............................................
2025-08-19 19:06