基于vhdl語言編寫的數(shù)字鐘(存儲版)
【正文】 IF c0 = 9 THEN c1 = c1 + 1。039。)。 end if。 Q2 : out std_logic。 begin process begin wait until (clk39。 when 001=y=000010。 Q1=y(0)。USE 。END ART4。end m。 end case。 end if。architecture m of xize issignal cq:std_logic_vector(2 downto 0)。entity xize isport (clk : in std_logic。Z39。 else q1=(OTHERS =39。)。039。 c0 = (OTHERS =39。 END hour。 end if。)。039。139。 ELSE c0 = (OTHERS =39。) 。 ARCHITECTURE behav OF minutel IS signal CLK : STD_LOGIC。 END behav。 if en2=39。 END IF。039。)。039。 ARCHITECTURE behav OF second IS signal C0 : STD_LOGIC_VECTOR(3 DOWNTO 0)。3．方案的原理框圖及其說明時鐘：200Hz選擇計 輸時 出模塊數(shù)據(jù)200倍頻器時 計 時分 計 時秒 計 時控制選擇輸出7 段 譯 碼 器數(shù)碼管譯碼器秒個位，十位選擇分個位，十位選擇時個位，十位選擇Out:數(shù)碼管的位選數(shù)碼管段選本實驗只需要一個時鐘，輸出為位選和段選，即可實現(xiàn)24小時，60分鐘，60秒鐘和復位的功能。數(shù)字系統(tǒng)的設計采用自頂向下、由粗到細, 逐步分解的設計方法, 最頂層電路是指系統(tǒng)的整體要求, 最下層是具體的邏輯電路的實現(xiàn)。VHDL語言實現(xiàn)數(shù)字電子鐘的設計湖北文理學院理工學院［摘要］：隨著基于PLD的EDA技術的發(fā)展和應用領域的擴大與深入，EDA技術在電子信息、通信、自動控制及計算機應用等領域的重要性日益突出。（3）小時為24小時制。..動態(tài)輸出使能：選擇計時模塊單獨輸出計時數(shù)據(jù)。 END second。 c0 = (OTHERS =39。039。ELSE COUT =39。)。end if。END PROCESS。 END minutel。039。 THEN
規(guī)章制度相關推薦
鄂ICP備17016276號-1