【正文】 寄存器BASE+0x0416FIFOCFIFO數(shù)量寄存器BASE+0x0616FIFODFIFO數(shù)據(jù)寄存器BASE+0x0816PMC被動(dòng)模式寄存器BASE+0x0A16AMC主動(dòng)模式寄存器BASE+0x0C16GPO通用輸出寄存器BASE+0x0E16GPI通用輸入寄存器BASE+0x1016AWC脈沖輸出寬度 FPGA相關(guān)寄存器 注：此處BASE是BANK1的基地址（0x0200,0000） LCD接口電路S3C44B0X中集成有一個(gè)LCD控制器，它把系統(tǒng)RAM存儲(chǔ)器中的一部分內(nèi)存共享為顯示緩沖區(qū)，并將顯示緩沖區(qū)中的數(shù)據(jù)傳送到外部的LCD驅(qū)動(dòng)器中。 整個(gè)主信號(hào)采集電路主要由三個(gè)部分組成：前端運(yùn)算放大器電路、A/D轉(zhuǎn)換電路和數(shù)據(jù)緩沖電路。如果為低電平并且為高電平，上第一個(gè)下降沿將初始化一個(gè)新的轉(zhuǎn)換，此轉(zhuǎn)換脈沖寬度應(yīng)該在40ns至6us之間。 ADS7805連接電路 數(shù)據(jù)緩沖電路由兩片74HC245芯片組成，其主要用于在數(shù)據(jù)總線上兩路信號(hào)的異步通信。由于要驅(qū)動(dòng)外部繼電器，其本身的驅(qū)動(dòng)電流很小，所以末端連接一塊ULN2803繼電器驅(qū)動(dòng)芯片，足以滿足外部繼電器的需要。引導(dǎo)代碼中的配置和硬件初始化如果不正確，系統(tǒng)將不能正常運(yùn)行或不能運(yùn)行。 對(duì)于Bootloader完成的上述工作，主要分為兩個(gè)部分。然后ARM內(nèi)核在FLASH中訪問中斷向量表。S3C44B0X的I_ISPR寄存器記錄了當(dāng)前的中斷，所以引導(dǎo)程序在IsrIRQ的代碼中借用I_ISPR寄存器和引導(dǎo)程序中數(shù)據(jù)段的定義獲得中斷服務(wù)程序的地址。3. 堆棧初始化S3C44B0X有7種工作模式，每種模式都有獨(dú)立的堆棧指針寄存器(SP)，并定義相應(yīng)地址。解決的方法是在使用RW段之前將RW段“搬移”到正確的地址處。 RW段在ROM中的起始地址 LDR a3, =|Image$$ZI$$Base| 。這里需要說明的是數(shù)據(jù)塊的大小并不總是128個(gè)字節(jié)，Xmodem協(xié)議的最基本版本傳輸數(shù)據(jù)包為128字節(jié)，在其上還有Xmodem－1K的擴(kuò)展，其數(shù)據(jù)包加大到了1024個(gè)字節(jié)(1K)，因此其傳輸速度也大大提高。最后，需要對(duì)整個(gè)應(yīng)用程序進(jìn)行總體設(shè)計(jì)，使各個(gè)模塊之間穩(wěn)定運(yùn)行。如果理解了處理器和C編譯器的技術(shù)細(xì)節(jié)，移植uC/OSII的工作實(shí)際上并不復(fù)雜。 *stk = (unsigned int) task。 /* r7 */ *stk = 0。 /* cpsr IRQ, FIQ disable */ return ((void *)stk)。 save register file and ret address MRS r4, CPSR STMFD sp!, {r4} 。OSTimeDly(30)。當(dāng)?shù)?0 ms來臨時(shí)，任務(wù)1，任務(wù)2和任務(wù)3同時(shí)處于就緒態(tài)，但由于任務(wù)1優(yōu)先級(jí)別高于任務(wù)2，任務(wù)2優(yōu)先級(jí)別高于任務(wù)3，所以此時(shí)首先輸出AAAAAAA1111111，接著是BBBBBBB3333333，最后是任務(wù)3的CCCCCCC6666666。Stack1[STACKSIZE_L1], 9)。ARM對(duì)FPGA的控制是通過相關(guān)寄存器來實(shí)現(xiàn)，寄存器的執(zhí)行方式則在FPGA內(nèi)部通過硬件描述語言Verilog來定義。RAM中的各存儲(chǔ)單元可以被隨機(jī)讀寫，而FIFO只能按著先進(jìn)先出的原則讀寫。數(shù)據(jù)在寫使能有效的情況下按照寫時(shí)鐘向FIFO里存儲(chǔ)，在讀使能的情況下，數(shù)據(jù)按照讀時(shí)鐘從FIFO到ARM的存儲(chǔ)器。 //當(dāng)t所有位都為0，empty為1，否則empty為0assign full = t == DEPTH。寫地址模塊的作用是寫信號(hào)使能后，每當(dāng)采集完一次數(shù)據(jù)寫地址加一，在下一個(gè)單元保存新數(shù)據(jù)，雙端口RAM的作用是存儲(chǔ)數(shù)據(jù)，使讀和寫兩個(gè)過程互不影響。l 初始化SCR和SSR：SCR=100，SCR=000，SSR=1100；l 啟動(dòng)采集程序：開始SCR=001；l 等待中斷，進(jìn)入中斷以后檢查SSR：如果SSR＝＝0001，那么讀取2048個(gè)字節(jié)數(shù)據(jù)；如果SSR＝＝01x0，那么CPU內(nèi)部循環(huán)計(jì)數(shù)器加1，然后寫入SSR=0100；如果SSR＝＝1xxx，初始化的AMC數(shù)值過小，應(yīng)該重新計(jì)算AMC值；l 如果上次中斷以后40ms還沒有進(jìn)入新的中斷，此時(shí)可能是故障或者整個(gè)采樣過程結(jié)束，如果采樣結(jié)束，需要讀取FIFOC，然后讀取FIFOC中數(shù)值個(gè)FIFOD的數(shù)據(jù)，就是把FIFO的數(shù)據(jù)都讀出來；178。} FPGA控制ADC的程序設(shè)計(jì) 本系統(tǒng)的數(shù)據(jù)采集由ARM發(fā)出控制信號(hào)，F(xiàn)PGA響應(yīng)控制信號(hào)后通過ADC來采集數(shù)據(jù)。Stack0[STACKSIZE_L1], 1)。 測(cè)試任務(wù)的輸出信息界面 ，第一個(gè)10ms任務(wù)1輸出AAAAAAA1111111，第二個(gè)10ms任務(wù)1再次輸出AAAAAAA1111111，此時(shí)另外兩個(gè)任務(wù)被掛起。OSTimeDly(10)。 save pc STMFD sp!, {lr} 。 /* r1 */ *stk = (unsigned int) pdata。 /* r9 */ *stk = 0。opt = opt。1. 移植條件操作系統(tǒng)的移植目的是使操作系統(tǒng)能在硬件平臺(tái)上穩(wěn)定運(yùn)行，因此要移植uC/OSII目標(biāo)處理器必須滿足以下要求：l 處理器的C編譯器能產(chǎn)生可重入代碼，并且用C語言就可以直接開中斷和關(guān)中斷；l 處理器支持中斷，并可以產(chǎn)生定時(shí)中斷；l 處理器能提供足夠的RAM(至少幾十K字節(jié))空間，作為多任務(wù)環(huán)境下的任務(wù)堆棧；l 處理器有能完成將堆棧指針和其他寄存器讀出，并存儲(chǔ)到堆?；騼?nèi)存中的系統(tǒng)指令； 對(duì)于目標(biāo)處理器的上述要求，本系統(tǒng)中采用的S3C44B0X處理器都能滿足要求，因此在該硬件平臺(tái)上移植uC/OSII操作系統(tǒng)是切實(shí)可行的。利用上位機(jī)Windows系統(tǒng)自帶的超級(jí)終端作為發(fā)送方，與系統(tǒng)進(jìn)行通信下載。協(xié)議代碼主要分為三層：l 物理層：用于控制UART器件；l 鏈路層：處理Xmodem協(xié)議；l 協(xié)議應(yīng)用層：負(fù)責(zé)將收到的單個(gè)128字節(jié)數(shù)據(jù)塊組合成一個(gè)完整的數(shù)據(jù)塊，并寫入程序存儲(chǔ)器緩沖區(qū)；根據(jù)協(xié)議規(guī)定文件發(fā)送方將文件分解成若干個(gè)數(shù)據(jù)塊，每個(gè)數(shù)據(jù)塊為128字節(jié)，每發(fā)送一個(gè)數(shù)據(jù)塊，等待對(duì)方應(yīng)答后才發(fā)送下一個(gè)數(shù)據(jù)塊。 清0，a1+=4 CMP a1, a2 BNE clear_loop move_data LDR a1, =|Image$$RW$$Base| 。 ，加載域就是最原始的可執(zhí)行文件，即燒寫在FLASH中的文件，可以看出RW段緊跟在RO段之后。2. 初始化存儲(chǔ)器系統(tǒng)存儲(chǔ)器系統(tǒng)的初始化是指對(duì)FLASH和RAM存儲(chǔ)器的地址范圍，數(shù)據(jù)總線寬度以及SDRAM的刷新等進(jìn)行軟件設(shè)置。在引導(dǎo)程序初始化的時(shí)候，標(biāo)號(hào)為HandleIRQ的變量被賦值，被賦予的值就是IsrIRQ。中斷控制器收到這個(gè)信號(hào)后檢查該中斷是否被允許或被屏蔽。l Flash(BootRom)編程：引導(dǎo)flash編程，通過串口或以太網(wǎng)口下載編譯成功的操作系統(tǒng)或者應(yīng)用程序，甚至BootRom本身。因此對(duì)涉及到的電路都進(jìn)行了細(xì)致分析和說明，并給出了詳細(xì)的電路設(shè)計(jì)原理圖。 數(shù)字I/O口的輸出用來控制氣路系統(tǒng)中電磁閥。數(shù)據(jù)總線直接和FPGA的相應(yīng)引腳相連，和連接到FPGA的GPIO口上。為整個(gè)芯片的片選信號(hào)，為讀寫控制信號(hào)，為整個(gè)采集標(biāo)志信號(hào)。 LCD控制器接口電路 本設(shè)計(jì)中用到兩個(gè)A/D轉(zhuǎn)換電路，一個(gè)用來采集環(huán)境參數(shù)，另一個(gè)用來采集離子主信號(hào)。這些寄存器對(duì)于ARM的訪問可分為：只讀和可讀可寫。此處的配置芯片選用的是EPCS1(1Mbit)。FPGA作為AD的控制器是受控于ARM的。 由于擴(kuò)展板的直接輸入電壓為直流24V，所以為了得到5V和V的電壓，在設(shè)計(jì)時(shí)采用了單刀雙擲開關(guān)。系統(tǒng)中FPGA主要起到連接采集電路和ARM的橋梁作用，而控制命令和數(shù)據(jù)處理則由ARM完成。本設(shè)計(jì)采用的觸摸屏接口芯片為ADS7843。根據(jù)S3C44B0X的數(shù)據(jù)手冊(cè)規(guī)定，nTRST、TMS、TCK和TDI引腳都必須接一個(gè)10K的上拉電阻。 系統(tǒng)時(shí)鐘電路系統(tǒng)復(fù)位電路實(shí)現(xiàn)系統(tǒng)上電復(fù)位和用戶按鍵復(fù)位的功能。采用的電源器件為AMS公司的AMS1117，輸出電流可以達(dá)到1A。和ROM一樣，數(shù)據(jù)寬度不同時(shí)需要注意地址總線的連接方式。 ROM存儲(chǔ)器接口電路在讀取Bank0中的數(shù)據(jù)之前需要確定其數(shù)據(jù)寬度，這是由S3C44B0X的OM[1:0]引腳在外部硬件上確定。該地址對(duì)應(yīng)的是Bank0，Bank0是與ROM相連接的。作為一家IP核供應(yīng)商，ARM公司本身不直接從事芯片生產(chǎn)，通過轉(zhuǎn)讓設(shè)計(jì)許可，由合作公司根據(jù)各自不同的應(yīng)用領(lǐng)域，加入適當(dāng)?shù)耐鈬娐?，形成自己的ARM微處理器芯片進(jìn)入市場(chǎng)。同時(shí)給出了離子遷移譜模塊和嵌入式控制模塊之間的通信簡圖，使讀者能更容易地理解兩模塊之間的關(guān)系。 環(huán)境參數(shù)采集電路MAX197的片選、讀、寫引腳分別與ARM控制器BANK2的nGCSnWE和nOE相連接。電磁閥的供電電壓為直流24V。 系統(tǒng)控制總體設(shè)計(jì)模塊簡圖 ，高壓電源模塊為離子遷移譜儀提供所需高壓，其高壓輸出值受嵌入式控制器控制而變化；壓力傳感器和溫度傳感器分別提供需要的腔體壓力值和腔體溫度值；觸發(fā)模塊為數(shù)據(jù)采集提供同步觸發(fā)信號(hào)；而接近開關(guān)則為直線步進(jìn)電機(jī)的運(yùn)動(dòng)提供標(biāo)志信號(hào)。第四章為系統(tǒng)的軟件設(shè)計(jì)。本論文的研究目標(biāo)是：在對(duì)數(shù)據(jù)采集和嵌入式系統(tǒng)的理解基礎(chǔ)上，設(shè)計(jì)出一套接口豐富、功能強(qiáng)大的嵌入式數(shù)據(jù)采集和顯示系統(tǒng)。為了解決嵌入式數(shù)據(jù)采集系統(tǒng)中，數(shù)據(jù)采集速度快，而處理器速度有限的矛盾，提出了ARM＋FPGA模式。3) 在上述硬件平臺(tái)環(huán)境下，編寫了用于配置系統(tǒng)硬件，加載、升級(jí)固件代碼的Bootloader，完成的主要功能有：系統(tǒng)硬件自檢、配置端口與外設(shè)、處理系統(tǒng)中斷、引導(dǎo)操作系統(tǒng)以及對(duì)Flash編程等。數(shù)據(jù)采集和嵌入式技術(shù)相結(jié)合被廣泛的應(yīng)用，具體涉及到科研實(shí)驗(yàn)數(shù)據(jù)采集系統(tǒng)、交通運(yùn)輸數(shù)據(jù)采集系統(tǒng)、航空航天數(shù)據(jù)采集系統(tǒng)、資源勘測(cè)數(shù)據(jù)采集系統(tǒng)、農(nóng)業(yè)數(shù)據(jù)采集系統(tǒng)等。 目前，傳統(tǒng)的單片機(jī)測(cè)控系統(tǒng)通常是基于單任務(wù)機(jī)制的。 Data acquisition。本文的研究正是基于上述考慮而進(jìn)行的基于ARM的嵌入式數(shù)據(jù)采集與顯示系統(tǒng)研制。承 諾本人呈交的學(xué)位論文，是在導(dǎo)師的指導(dǎo)下，獨(dú)立進(jìn)行研究工作所取得的成果，所有數(shù)據(jù)、圖片資料真實(shí)可靠。因?yàn)閷⑶度胧郊夹g(shù)引入到數(shù)據(jù)采集系統(tǒng)中，不但大大提高了系統(tǒng)的實(shí)時(shí)性和靈活性，而且還能滿足日益提高的自動(dòng)測(cè)量需求。 ARM。因此將嵌入式技術(shù)引入到數(shù)據(jù)采集系統(tǒng)中，不但能提高系統(tǒng)的實(shí)時(shí)性和靈活性，而且還能滿足日益提高的自動(dòng)測(cè)量需求?？傊?，32位處理器的出現(xiàn)，為嵌入式設(shè)計(jì)帶來豐富的硬件功能，使得整個(gè)嵌入式系統(tǒng)的升級(jí)只需通過軟件的升級(jí)即可實(shí)現(xiàn)[2]。同時(shí)實(shí)現(xiàn)了多通道模擬、數(shù)字信號(hào)輸入、輸出的數(shù)據(jù)采集和控制。該論文選題的主要?jiǎng)?chuàng)新點(diǎn)有：1）利用ARM＋FPGA模式設(shè)計(jì)數(shù)據(jù)采集系統(tǒng)。但由于嵌入式系統(tǒng)的內(nèi)存資源十分有限，而整個(gè)漢字庫又十分龐大，所以通過鏈表創(chuàng)建一個(gè)自定義的小型漢字庫，只存放將要用到的幾十個(gè)漢字，這樣一來不但可以實(shí)現(xiàn)漢字的顯示還能節(jié)約寶貴的內(nèi)存資源。包括核心板與外圍板的設(shè)計(jì)、ARM與FPGA的通信、串口、觸摸屏等硬件設(shè)計(jì)。第二章 系統(tǒng)的總體設(shè)計(jì) 系統(tǒng)控制的總體設(shè)計(jì)，圖中列出了各個(gè)模塊單元以及之間的相互流程關(guān)系。采用光耦的隔離控制方式，增強(qiáng)了電路的安全性和可靠性。環(huán)境參數(shù)的采集是由ARM控制MAX197芯片完成的，MAX197芯片是12位轉(zhuǎn)換精度，分兩次讀取數(shù)據(jù):先讀取低8位再讀取高8位。本章介紹了整個(gè)系統(tǒng)的總體設(shè)計(jì)，對(duì)系統(tǒng)的電路結(jié)構(gòu)分別從離子遷移譜模塊電路和嵌入式控制系統(tǒng)電路兩方面進(jìn)行了詳細(xì)的介紹。ARM公司1991年成立于英國劍橋，專門從事基于RISC技術(shù)芯片的設(shè)計(jì)和開發(fā)，主要出售ARM技術(shù)知識(shí)產(chǎn)權(quán)(Intelligence Patent,簡稱IP)核的授權(quán)。 S3C44B0X存儲(chǔ)系統(tǒng)在系統(tǒng)復(fù)位的時(shí)候，S3C44B0X的程序（PC）指針被設(shè)置成0，使程序跳轉(zhuǎn)到0x0000_0000處開始執(zhí)行。由于SST39VF1601作為系統(tǒng)的ROM使用，它包含了系統(tǒng)的啟動(dòng)代碼，系統(tǒng)復(fù)位以后PC指針需要指向SST39VF1601中起始的程序代碼，所以必須將SST39VF1601的片選信號(hào)和S3C44B0X的nGCS0相連，以使SST39VF1601映射到系統(tǒng)存儲(chǔ)器中的Bank0，起始地址為0x0000_0000。本系統(tǒng)采用的RAM為Hynix的HY57V561620，為268,435,456 bit (4Banks 4M 16Bit)的CMOS SDRAM。工作所需的電源由DC－DC轉(zhuǎn)換器提供。當(dāng)OM3=0，OM2=0，則使用的是外部晶振時(shí)鐘，此時(shí)鎖相環(huán)使能。 系統(tǒng)復(fù)位電路 JTAG接口電路 JTAG接口電路用來連接仿真器進(jìn)行代碼的實(shí)時(shí)調(diào)試和程序的燒寫，本設(shè)計(jì)中JTAG接口主要是配合簡易仿真板調(diào)試程序，以及完成最底層的固件程序的燒寫。 觸摸屏結(jié)構(gòu)簡圖觸摸屏上代表觸點(diǎn)位置的電壓值通常由觸摸屏接口芯片測(cè)量。FPGA時(shí)鐘頻率高，內(nèi)部延時(shí)小，原來由軟件完成的邏輯控制全部由硬件來完成，速度快，效率高。在此不再重復(fù)，請(qǐng)參考前面的電路圖?？梢詫?shí)現(xiàn)RAM﹑ROM﹑雙口RAM或FIFO功能，使得此款芯片適合有存儲(chǔ)和緩沖功能需要的數(shù)據(jù)采集系統(tǒng)[7]。當(dāng)系統(tǒng)上電后，數(shù)據(jù)自動(dòng)加載到FPGA。ARM在