【正文】 16 UART接口電路 18 FPGA控制電路 18 LCD接口電路 20 22 25 26 26第四章 系統(tǒng)軟件設計 27 ARM引導程序設計 27 Bootloader程序設計 27 Xmodem傳輸協(xié)議實現(xiàn) 32 控制系統(tǒng)主體軟件設計 34 移植uC/OSII操作系統(tǒng) 35 FPGA控制ADC的程序設計 41 應用控制程序的實現(xiàn) 45 圖形用戶界面uC/GUI的移植 45 設備驅(qū)動程序 46 系統(tǒng)界面設計 49 本章小節(jié) 53第五章 數(shù)據(jù)分析與處理 54 數(shù)據(jù)分析處理的方法 54 數(shù)據(jù)分析的理論依據(jù) 55 基于小波變換的應用 58 譜峰信號處理軟件(VC版) 60 本章小節(jié) 62第六章 離子遷移譜控制應用 63 整體工作流程簡介 63 系統(tǒng)的不足及改進 64第七章 總 結 65參考文獻 66攻讀碩士期間發(fā)表的論文 68致 謝 69 第一章 緒 論隨著計算機和微電子技術的進步，嵌入式系統(tǒng)越來越廣泛的應用于各個領域。核心板由微處理器ARM、擴展內(nèi)存以及直流電源模塊組成，主要用來控制各相關外圍功能器件的正常工作；擴展板主要由可編程邏輯器件FPGA、模數(shù)轉換器、顯示器接口以及串口等組成，可進行多通道多參數(shù)的采集、存儲、傳送和顯示。本學位論文的知識產(chǎn)權歸屬于培養(yǎng)單位。本人簽名： 日期： 摘 要近年來隨著計算機技術的發(fā)展和后PC時代來臨，嵌入式技術已經(jīng)成為工業(yè)生產(chǎn)和科研實驗中不可或缺的重要組成部分。軟件設計上，編寫了Bootloader，完成了基于Xmodem協(xié)議的傳輸方式，開發(fā)了觸摸屏和彩色LCD的驅(qū)動程序，移植了uC/GUI圖形用戶界面，實現(xiàn)了搶占式實時操作系統(tǒng)uC/OSII在該平臺上的運行。嵌入式系統(tǒng)采用的是微處理器，可實現(xiàn)相對單一的功能，運行獨立的操作系統(tǒng)，所以往往不需要大量的外圍器件，嵌入式系統(tǒng)也正朝著網(wǎng)絡化、智能化、便攜化和人機界面友好等方向發(fā)展。首先，它的高速低功耗特性適于便攜應用設計。所以本數(shù)據(jù)采集系統(tǒng)以ARM7作為硬件模塊并將uC/OSII嵌入到該平臺中去，這樣系統(tǒng)在處理多個任務時，就可以通過調(diào)度機制進行調(diào)度運行。6) 編寫了離子遷移譜儀的控制系統(tǒng)軟件，包括主動模式程序、被動模式程序、環(huán)境變量參數(shù)采集、數(shù)字開關量以及極性電壓控制。2）uC/OSII上移植了uC/GUI圖形用戶界面并實現(xiàn)了自建小漢字庫。第二章為整個數(shù)據(jù)采集系統(tǒng)的總體設計。第六章為系統(tǒng)在離子遷移譜中的應用。本文不涉及離子遷移譜儀的具體構造，接下來將對上面提到的幾個電路模塊進行詳細的介紹。高壓電源模塊用于給離子遷移譜儀提供高壓，其控制輸入電壓為5V~+5V，對應輸出高壓為10 kV ~+10 kV。微控制器采用三星公司的ARM7系列的S3C44B0X，負責對各單元電路進行控制；人機界面采用的是LCD和觸摸屏；LCD使用的是320240象素的256色STN屏，觸摸屏使用的是四線電阻式觸摸屏；FPGA主要功能是完成主信號的采集、觸發(fā)脈沖的產(chǎn)生以及步進電機的驅(qū)動脈沖；串口通信方式為RS232，設計了兩路串口，其中一路和PC機進行通信，在調(diào)試階段打印調(diào)試信息；另外一路預留，通過擴展系統(tǒng)軟件功能可以和PC機進行通信，使系統(tǒng)接受PC機控制。這樣的硬件設計有利于系統(tǒng)硬件的升級，控制不同對象的時候只需更改擴展板電路和系統(tǒng)軟件。為了降低系統(tǒng)成本和減少外圍器件，S3C44B0X提供了豐富的內(nèi)置部件，包括:8KB Cache、內(nèi)部SRAM, LCD控制器、帶自動握手的2通道UART、4通道DMA、外部存儲器控制器(片選邏輯，F(xiàn)P/ EDO/ SDRAM)、帶有PWM功能的5通道定時器、71個通用IO口、實時時鐘(RTC)、8通道10位ADC、8個外部中斷源、I2C總線控制器、I2S總線控制器、同步SIO接口和PLL倍頻器等。ROM采用的FLASH芯片是SST公司的SST39VF1601，容量為16Mbit(16)。本設計中不但數(shù)據(jù)要保存在RAM中，而且當系統(tǒng)啟動時還要將整個uC/OSII操作系統(tǒng)從FLASH中搬運到RAM里運行，主要是因為RAM的存取速度比FLASH快的多。 系統(tǒng)電源設計 系統(tǒng)的電源設計對于整個系統(tǒng)來說至關重要，好的設計可以使整個系統(tǒng)運行穩(wěn)定。其中Y1為內(nèi)核時鐘晶振，Y2為RTC時鐘晶振。nRESET為高電平進入工作狀態(tài)。其中一層在左右邊緣各有一條垂直總線，另一層在底部和頂部各有一條水平總線。通過GPIO口模擬ADS7843的控制時序進行指令的寫入和轉換數(shù)據(jù)的讀出。所以為了得到上述電壓，應采用相應的DCDC電壓轉換模塊。另外由于串行RS232的電平和S3C44B0X的I/O口電平不同，電平的轉換使用了串行接口芯片MAX3232。FPGA與ARM通信的數(shù)據(jù)總線端口是一個雙向I/O口，在ARM未對FPGA操作的時候，保持該端口為高阻態(tài)，使FPGA內(nèi)部數(shù)據(jù)鎖存。當達到FIFO半滿值或者一個采集周期結束時，產(chǎn)生外部中斷由ARM來響應中斷。S3C44B0X中的LCD控制器具有如下特性：l 支持256色的彩色STN LCD、單色LCD、4或16級灰度LCD；l 支持3種類型的LCD：4位雙掃描，4位單掃描和8位單掃描顯示；l 支持多虛擬顯示屏幕（硬件上的水平和豎直滾動）；l 系統(tǒng)存儲器作為顯示存儲器；l 支持的真實屏幕尺寸有：640480、320240和160160（象素）； LCD控制器框圖。運算放大器采用的是TI公司的OPA132，OPA132的特性如下：l 電源供電范圍大：V到V；l 20V/us的電壓擺率；l 開環(huán)增益達到130dB；l 低的補償電壓：最大500uV；，其中AD16IN為輸入的模擬信號量，該信號量通過運放OPA132后經(jīng)過電阻R13進入后端的A/D轉換器。當為低電平時，所有的轉換命令都將被忽略，必須在恢復高電平前完成由低電平到高電平的轉換。 74HC245連接電路 數(shù)模轉換電路主要完成數(shù)字量到模擬量的轉換，本設計通過界面輸入相應數(shù)值，然后將該數(shù)字量轉換成高壓電源模塊的控制輸入信號，完成對高壓模塊的控制。將硬件的設計過程中分為核心板設計和擴展板設計。根據(jù)S3C44B0X的存儲器結構，ROM的硬件設計見本文第三章，下面將基于此設計介紹引導代碼的主要功能。 在此S3C44B0X的嵌入式系統(tǒng)中，為了保證上電或復位時正常運行，Bootloader必須存放在FLASH中的0x0000_0000地址處，因此在硬件設計上把FLASH接在ARM的nGCS0處。當一個中斷發(fā)生后，處理器會自動跳轉到0x0000_0000地址開始的異常中斷向量表中的某個位置（由中斷類型確定）讀取指令后運行。它的值為0xc7fff00，即在RAM的高端開辟一塊空間用于中斷服務程序的地址，這個值也可以修改為其他值。需要注意的是：不要切換到用戶模式進行本模式的堆棧設置，因為進入用戶模式后就不能通過修改CPSR寄存器回到別的工作模式。其中|Image$$ZI$$Base|，|Image$$ZI$$Limit|，|Image$$RW$$Base|，|Image$$RO$$Limit|都是由鏈接器定義輸出的，主要是輸出段的起始和終止定為信息，具體程序如下： startram : LDR a1, =|Image$$ZI$$Base| 。 拷貝一個字，a1+=4, a2+=4 CMP a1,a3 BNE move_loop goto_main : BL Main5. 呼叫主程序當系統(tǒng)初始化完成后，就要轉入主程序，此功能由跳轉指令來完成。Xmodem協(xié)議的數(shù)據(jù)傳輸是以數(shù)據(jù)幀為單位，每一數(shù)據(jù)幀長度為132字節(jié)，其中文件數(shù)據(jù)占128字節(jié)，其余四個字節(jié)分別為：開始標志、塊序號、塊序號補碼和校驗字節(jié)。目前，它支持X8ARM、XSCALE等眾多體系結構，已有上百個商業(yè)應用實例，并通過了美國航空航天局的認可。uC/OSII的移植工作主要包括以下內(nèi)容：l ；l ；l ；l OS_CPU_A. ASM中需要改寫4個匯編語言函數(shù)；l ； uC/OSII的體系結構3. 移植uC/OSII到S3C44B0X系統(tǒng)將uC/OSII移植到S3C44B0X處理器上，需要修改三個與ARM體系結構相關的文件（，）和一個配置文件（），以下分別介紹四個文件的移植工作。 /* lr */ *stk = 0。 /* r5 */ *stk = 0。 store sp in preempted tasks39。OSTimeDly(60)。5. 基于uC/OSII的應用程序設計綜合應用程序的實時性和各個功能模塊的協(xié)調(diào)性，把應用程序劃為了四個任務：“系統(tǒng)”任務，“觸摸屏”任務，“應用程序”任務和“LCD刷新”任務，讓uC/OSII內(nèi)核去管理和調(diào)度它們。Stack2[STACKSIZE_L1], 12)。下面將對如何控制各寄存器的功能進行細致的介紹：1. SCR系統(tǒng)控制寄存器15141312111098ReservedReservedReservedReservedReservedReservedReservedReservedR－0R－0R－0R－0R－0R－0R－0R－076543210ReservedReservedReservedReservedReservedFCLRMODERUNR－0R－0R－0R－0WR－0WR－0WR－0WR－0Note:R = Read access, W = Write access, S = Set only, 0 = value after reset SCR系統(tǒng)控制寄存器 ，第3－15位為保留位；第2位FCLR標志FIFO是否清空：0－不清空FIFO，1－清空FIFO；第1位MODE為模式標志位：0－被動模式，1－主動模式；第0位RUN為運行標志位：0－停止運行，1－正在運行。 空/滿標志的產(chǎn)生是FIFO的核心部分，正確設計與否，將直接影響FIFO的性能。其Verilog的偽代碼如下：module adc_fifo ( //定義模塊信號量rclk, weclk, rst,dat_i, dat_o, we, rd, clr, full, empty,t )。如果we使能且非滿：進行寫操作，t+1。當讀寫指針的地址位和狀態(tài)位完全相同時，表明讀寫指針經(jīng)歷了相同次數(shù)的循環(huán)，即FIFO處于空狀態(tài)；如果當讀寫指針的地址位相同而狀態(tài)位相反，表明寫指針比讀指針多循環(huán)一次，即FIFO處于滿狀態(tài)。3. 控制的具體實現(xiàn)178。Stack3[STACKSIZE_L1],59)。每個任務堆棧的大小都統(tǒng)一設為1024字節(jié)，初始化代碼如下：void Main(void){OSInit()。函數(shù)OSTimeDly()為系統(tǒng)的延時函數(shù)，用于延時一定數(shù)量的時鐘節(jié)拍，本系統(tǒng)中設定的時鐘節(jié)拍為1毫秒。下面開始測試操作系統(tǒng)代碼移植的正確性，建立3個簡單的任務通過串口輸出測試信息。因為多任務的切換是移植的重點，此處僅以OSCtxSw()為例說明實現(xiàn)的具體過程。 /* r3 */ *stk = 0。 /* r11 */ *stk = 0。 ARM系統(tǒng)堆棧結構，ARM的堆棧結構是由上往下增長的。uC/OSII版本以上的內(nèi)核都具有可搶占的實時多任務調(diào)度功能，另外它還提供了許多系統(tǒng)服務，例如信號量、消息隊列、郵箱、內(nèi)存管理和時間函數(shù)等。Xmodem傳輸協(xié)議中對超時處理也做了詳細的規(guī)定，在此不作詳細的介紹，這里需要注意當所有的超時以及錯誤事件重試10次后放棄傳輸。上述部分詳細介紹了在S3C44B0X系統(tǒng)中Bootloader的主要功能以及設計的流程，系統(tǒng)上電后首先執(zhí)行該啟動代碼，在運行10秒鐘之內(nèi)如果沒有輸入命令，系統(tǒng)則自動將應用程序加載到SDRAM中。 寄存器清0 LDR a2,= |Image$$ZI$$Limit| ?？蓤?zhí)行的映像結構由RO段、RW段和ZI段三部分組成，分別為只讀數(shù)據(jù)段、可讀寫數(shù)據(jù)段和堆棧段。非向量中斷通過執(zhí)行IsrIRQ判斷中斷源，并計算出相應中斷服務程序的起始地址HandleEINT0，然后將此地址加載到PC。例如非向量中斷處理，當中斷EINT0產(chǎn)生后，CPU從向量表中的地址0x0000_0018（IRQ）處開始執(zhí)行，該處的指令為：b HandlerIRQ。根據(jù)該目標系統(tǒng)，Bootloader的設計流程包括：(1)設置異常向量表；(2)初始化存儲器系統(tǒng)；(3)堆棧初始化；(4)C例程全局變量初始化；(5)呼叫主程序；接下來的章節(jié)將對上述流程進行詳細的介紹。由于嵌入式系統(tǒng)中，通常沒有像BIOS那樣的固件程序，因此需要Bootloader獨自完成對系統(tǒng)主板上的主要部件如CPU、SDRAM、FLASH、串口UART等進行初始化并承擔整個系統(tǒng)的加載啟動任務[8]。擴展板則主要包括了FPGA，A/D轉換，D/A轉換，串口UART和LCD接口等外圍設備。 DAC轉換電路 運算放大器OPA132主要是降低輸出阻抗，增強電路抗干擾能力。當為高電平時，數(shù)據(jù)線上的數(shù)據(jù)為高阻狀態(tài)。本系統(tǒng)采用的ADC為TI公司的ADS7805，ADS7805是一款16位